通常，設計人員將連接器安裝在電路板上，並將其整合到訊號完整性分析中。因此，連接器也必須經過精心設計。一方面，它們是由塑膠和金屬導體組裝而來的機械部件；另一方面，它們是需要分析的電磁結構。
為了更好地瞭解連接器設計，我們請來 Cadence 硬體驗證部門的高級首席硬體工程師 Jason Chan 詳細講解連接器設計的流程與要點。在加入 Cadence 之前，Jason 曾在 Amphenol 擔任連接器設計師，該公司是連接器產業的領導者之一。
連接器設計
由於規格衝突，設計連接器是一項艱巨的任務。對此，Jason 表示：
「 從表面上看，連接器並不複雜，其構造只是塑膠成型和沖壓金屬。然而對於高速連接器而言，連接器公司不僅需要以低成本進行設計，更要使其性能媲美昂貴的微波連接器。 」
連接器的設計必須考慮到訊號完整性問題。有些問題無法僅透過 SerDes 發射器和接收器中的等化器來解決。尤其是，回波損耗導致接收噪音容限降低，因為部分訊號並未抵達接收器，這些訊號在均衡期間顯然沒有用處。 串擾 (即各路訊號之間的相互干擾) 是不能透過均衡來補償的，因為它的發生頻率與訊號大致相同 (假設加擾者也以相似的資料速率運行)，其速度之快使得等化器難以進行調整和補償。
延伸閱讀 PCB 設計同步分析隱藏技巧四：消除訊號串擾最佳解
連接器的設計經歷了三個階段，具體取決於該階段中可用的運算能力以及有限元素網格劃分和分析演算法的複雜程度。
連接器設計是一個複雜的問題，因為從訊號損耗和串擾的角度來看，連接器必須運行良好，但正如 Jason 所解釋的，它們通常是由塑膠和沖壓金屬這些廉價零件製成的。為高速 SerDes 設計連接器之所以如此具有挑戰性，是因為在生產這些連接器時，必須以低價批量生產，但 112GHz 是微波頻率，無法使用昂貴、笨重的微波連接器。實際上，由於 112G 使用 PAM-4 訊號，位元速率實際上為 56 Gsymbols /秒，但是每個位元都傳達兩個 bits (4 個值，即 PAM4 中的 4 個值)。
Jason 介紹了過去的設計流程：
「 回顧過去，在我們的電腦性能不夠強大的時候，我們不得不經歷一些原型設計週期。加工原型零件、在實驗室做實驗、對測試電路板進行特性分析，並對照設計目標進行測量。這將需要進行若干次反覆運算。隨著時間的推移，計算性能不斷增強，也出現了很多計算工具。我們使用了一個不錯的有限元素求解器，但是它的性能不是很可靠，轉換機械模型時會遇到問題。後來在「容錯網格劃分」方面取得了一些重大進展，這種方法可以忽略一些缺陷。這使我們能夠加快原型開發週期，而不必依靠機械原型。我們將設計簡化到一兩個原型週期。因此，我們可以將上市週期從兩年縮短到六個月到八個月。 」
而現在，假設參考電路板的連接區域 (有時稱為「最後一英寸」) 和連接器之間沒有電磁相互作用，則可分別分析連接器和參考電路板，然後結合兩組測量值。在低訊號頻率下，相互作用是二階的，而忽略相互作用所產生的誤差非常小。
對於 112G (和 56G) SerDes 連接，訊號編碼為 PAM4 和高頻。在連接器成為設計難題之前，這一點就已經帶來了挑戰。相對於 NRZ、PAM4 的損耗為 9dB。並且封裝 (通常是球柵陣列) 遠非完美，因此從封裝發出的訊號品質已經很差。Jason 表示這意味著電路板和系統設計人員經常會提出一些不切實際的要求：
「 我想實現盡可能低的回波損耗和盡可能小的串擾，同時機構尺寸也要很小。 」
訊號速率為每秒 56G (或 28G) ，但在給定編碼方案的情況下，還需要提高傳輸頻率，以恢復資料和時鐘。但是，許多連接器是機械壓配的，且電性大，因此不是很適合。引腳不可避免地彼此靠近，沒有屏蔽裝置 (或屏蔽裝置有限)。串擾是一個特別棘手的問題，因為其呈動態變化，所有等化器都對此無計可施。
回波損耗 (本質上是訊號在連接器上反射且從未到達接收器的能量) 是另一難題，連接器設計人員必須將該數值降至最小。此外，在這些頻率下，單獨分析連接器和電路板、然後再將它們「連接」在一起的假設不再適用。電路板和連接器之間交互過多，無法在單獨分析中擷取且無法再忽略不計。
使用 Clarity 3D Solver 設計連接器
現如今，連接器設計需要使用諸如 Clarity™ 3D Solver 這樣整體的 3D 分析工具，「在電腦」上完成盡可能多的設計，而非構建原型。Clarity 3D Solver 能夠利用雲端資料中心中的大量平行處理功能，大大減少分析所需時間，同時絲毫不影響設計首要需求的精準性，在確保精準度的前提下提高速度。而且，Clarity 3D Solver 的記憶體佔用很小，不需要使用任何超大型伺服器。
當然，最終也至少需要完成一個原型設計來進行實際測量。如此一來，連接器設計週期可縮短至六個月以下。Clarity 3D Solver 可以幫助實現高品質連接器設計並獲取相關參考設計，同時準確預測成品性能；更因其可擴展使用大量內核，因此分析速度非常快。Jason 提出：
「 速度快固然重要，但準確度更重要。 」
誠然， Clarity 3D Solver 可以同時提升速度和準確度。
白皮書《解決 112G 連接的訊號完整性難題》介紹了一系列 Cadence 技術，從 112G SerDes 設計 IP (DIP)，到通道的 IBIS 和 AMI 模型，再到用於複雜連接器和電纜 3D 分析的 Clarity 3D Solver工具。歡迎點擊下方圖片免費下載。
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
