关于 ADIVA 公司
ADIVA 公司成立于 1987 年，有鉴于在 PCB Layout 后与 PCB 厂制造在收到数据后这两个环节之间的数据正确性与可靠度的问题一直对 PCB 设计者造成困扰，因此结合本身丰富的经验来专为 Layout 工程师设计的检查流程。
长久以来 PCB 的设计软件虽然不断地在完善本身的功能。但是终究还仅只是对设计档的控管处理，可是真正要拿来生产的数据却不是原来的设计档，而是最后才产生的 Gerber，NC 数据。
如何确保送交给 PCB 厂的数据是正确的，确保生产的顺畅这是一个严肃的议题。
ADIVA 藉由「虚拟制造技术」是确保生产制造成功的首要途径，并结合当前国际知名企业 (如 Sun Microsystems、Agilent、Motorola、Lockheed Martin、Compaq、Juniper Networks、BAE Systems、Northrop Grumman…等) 提供了一套首屈一指的 PCB 设计检查工具软件，以确保其电气性能的正确性与可靠度，让整体 PCB 生产流程更顺畅。
关于 ADIVA Tool
ADIVA 是一套用于 PCB Layout 流程的第二道防线工具 (第一道防线是 Layout 工具本身的 DRC 功能)，为 Layout 后的检查及品管辅助工具，能将 PCB Layout Tool 所输出的 PCB 生产数据 (如 Gerber , NC …) 加以进行比对查核，藉以发觉与提升 PCB 的 Layout 质量与降低产品的 rework 发生的可能性 (人为因素或软件功能的不足)，缩短数据确认与除错的时间，进而减少整个项目所花费的时间、人力及金钱上的支出，在既有的资源条件下更加速产品问世 (Time to Volume) 的时间，抢占市场先机，为公司获取更高的利润。
内嵌式的操作环境与完整的操作接口
一般而言新增一套软件工具，工程师就要多花费精神去熟悉这套工具与操作流程和数据格式。然而在现今的环境中，市场如同战场，瞬息万变，有工具辅助当然好，但是如果要花费许多时间才能基本上手的软件，事实上是形同把工程师的应变能力给拖累下来。
在 ADIVA 软件上工程师并不需刻意去学习另一套工具，即可在原来熟悉的环境中完成二次检验工作 (只需按下少数几个确认执行的按键便可一路执行到底，直接完成检验工作，并且可规范许多种各种不同的检验条件并视产品类别的需求来选择要套用的 Rule File)。
ADIVA 拥有完整的检验功能，其目的在于如何减少可能的人为疏忽或 CAD Tool DRC 功能未涵盖到的领域所导致的问题来做防护与提醒，在检验完毕后可将问题点传回到您的 Layout 环境中，让 PCB Layout 工程师能够很迅速地在熟悉的 Layout 软件上直接看到问题点，并再次确认及修改。 除此之外，也可将问题点直接制成 HTML 格式的报告，让远程人员方便查阅。由于 ADIVA 不是 CAM 端的程序，它是着眼在 CAD 使用者所欠缺的 CAM 端的比对及投产前检查。
完整的检验功能
工程师不需刻意去学习另一套工具，即可在原来熟悉的环境中完成二次检验工作 (只需按下少数几个核可执行的按键便可一路执行到底，直接完成检验工作，并且可设计各种不同的检验条件并视需要来做选择) 。ADIVA 拥有完整的检验功能，其目的在于如何减少可能的人为疏忽或 CAD Tool DRC 功能未涵盖到的领域所导致的问题来做防护与提醒， 在检验后可将问题点传回到 CAD 环境中，让 PCB Layout 工程师能够很迅速地在熟悉的 Layout Tool 上直接看到问题点，并再次确认及修改，除此之外，也可将问题点直接制成 HTML 格式的报告，让远程人员方便查阅，由于 ADIVA 不是 CAM 端的程序，所以不具备数据编辑功能，而是着眼在 CAD 使用者所欠缺的 CAM 端的比对及投产前检查。
支持多种 CAD 系统
ADIVA 支持多种 CAD 系统 (如Allegro、Mentor、PADS…) 及 Manufacture data (如 Gerber、ODB++、Excellon …)。
您所不知的真实的底片图素与生产的问题
ADIVA 对数据的检验方式一开始就把底片影像的问题给纳入考虑，跳脱现阶段绝大多数软件仍停留使用的原始图形轮廓检验方式，改采用以模拟真实的工作底片图素影像比对检查的形式，这种检验方法才能反映出经过现在的雷射光学绘图机所绘出的工作底片所呈现的锯齿边的影像效应问题 (早期的向量是光学绘图机不存在此问题，但因为速度慢早已被淘汰)，对于现阶段线路设计 (尤其是细线路设计) 的 PCB 更能事先发现未来制造上的问题。
产线跟您说要加泪滴补铜…为何要加…因为这边一直都焊不好…。让 Layout 莫名其妙的要求层出不穷，有时看起来合理，有时候看起来不合理…很多都是因为生产制造所引起的。
您可曾想象过 3/3 的线路, 如果用 2000 DPI 的分辨率来绘制底片 (绝大多数 PCB 厂都采用此分辨率绘制底片)，每个图素是 0.5 mil，如果计算上遇到无法整除运算而进行四舍五入的处理的话，这条线有可能会变成 2.5 mils 的宽度也有可能会变成 3.5 mils，这时候有机会造成问题。
Adiva 方便易用的环境嵌入式 UI 接口
作业平台支持
ADIVA 工具支持多种操作系统平台，采用与您使用的 CAD 系統相同的网络许可证管理系统 (FlexLM)，每个功能都能弹性分开授权使用。
ADVIA 兼容于 32 及 64 位环境
Microsoft Platform |
• Windows XP • Windows Vist • Windows 7 |
|---|---|
Unix Platform |
• Sun Solaris • HP Unix • Linux |
软件安装简易
ADIVA 已是全 Windows Base 的软件，不需再安装 X- windows 的 Unix 仿真环境，系统资源能更有效地被分配与使用，提升整体运作效能。
 |
ADIVA 是一套用来针对 Design 来做检视的工具，包含多种的信号检查及 DFM 检查的工具，可用来捕捉 CAD Tool 或其他的检查工具所侦测不到的问题点。 |
|---|
|
ADIVA 是一套用来检验并增强 PCB Design 的工具，所有的客户都是以 PCB 设计工程师为主，而研发也是以 PCB 设计工程师为导向。 |
|---|
|
ADIVA 是一个独立的验证机制，不默认原先 CAD 数据的好坏，检查的是您的生产性 (非设计) 数据，如底片文件、odb++ 档，提供一个独立的、公正的、自外于 CAD 的验证环境。 |
|---|
|
ADIVA 对设计的图形数据转换为图素 (pixel) 的形式，完全贴近雷射光学绘图机所绘制实际的底片状况，使得检验能获得较高的准确性及更贴近 PCB 的真实性。 |
|---|
|
ADIVA 和 CAD 工具的接口沟通是呈现一个闭回路状态，它的接口嵌入 CAD 工具中执行起来相当简单，而且使用者可以将在 ADIVA 中所标记错误的问题点直接传回 CAD 工具，让使用者可以直接在 CAD 工具上做确认。 |
|---|
|
在 ADIVA 可以产生网页型式 (HTML) 的报表，而内容包含问题点的图形、X,Y 坐标位置和层别…等讯息，只要有 Internet Explorer 就可以透过因特网或局域网络的机制与远程的工程师共同检视。 |
|---|
|
ADIVA 相当容易安装及使用，熟悉的表格式接口使工程师更容易上手及执行各项检查。 |
|---|
|
ADIVA 的费用合理，不需要专门的工程师来进行系统设定及维护，没有隐藏性或额外接口等选项费用的支出。 |
|---|
CAD Netlist Compare
确认制造数据的电气逻辑和 PCB Design 是一致的，这是检查中最重要的第一关，因为制造数据中的 Gerber 数据代表 PCB 的铜箔形状, 各层面的连间关系是靠 NC 来连接, 如果逻辑不相同, 则遑论 PCB 可正常工作。
ADIVA 能完整地将物件属性带入环境中，并自动完成 Netlist Compare 的检查，除了 Net Open、Short 的问题外，并可查核多余没有对应到 CAD 或是 Gerber 的数据，甚或是重迭的数据，对于数据的正确与纯净度相当有帮助。
Design Rule Check 检查
一般的 Layout 工具都强调自己的 DRC 功能的强大，然而这些 DRC 数据都需要仰赖人工设定。因此难免会有发生手误现象或未注意到要设定的条件可能没有设定，甚至 on-line DRC 功能根本就没开。
除此之外 Layout 工具的 DRC 也仅是对 Board file 进行检查但是 PCB 厂要制作 PCB 所使用的制造数据却是尚未。此外虽然 Netlist Compare 功能可以检查逻辑关系是正确,但对于即将断路或快要短路之类的可靠度问题却是无法看出。这时就需要仰赖第三方软件的 DRC 功能来检查这个问题, 把这个盲区予以弥补。
DRC - Pad Stack Check
针对各种焊点数据的图形检查，确认各个焊点的连接导通能力皆正常。
在检查的项目分为两大类：
(一) 铜环资料的检查
(二) 钻孔资料的查核
例如以下图形是在检查有关 Thermal 与 Moat 图形所形成的两个常发生但却又不易发现的问题。
1. |
Thermal 的开口数量是否足够? |
|---|---|
2. |
系统设定对 Thermal 中的 Dril 孔周遭至少要留有一定程度的铜箔连接，但是事实上有一部分是直接碰到隔离线，没有存在任何的铜箔。 |
DRC - Circuit Check list 线路层检查
对于铜箔走在线的物件之间安全间距检查，ADIVA 可以辨识与分析许多种类的铜箔资料，对于一般不同 Net 之间的 Pad 与 Trace 数据大致可分为如下的 20 种 Spacing 检查项目。
| Trace | Pad | Via Pad | SMT Pad | Test Pad | |
|---|---|---|---|---|---|
| Trace | |
||||
| Pad | |
|
|||
| Via Pad | |
|
|
||
| SMT Pad | |
|
|
|
|
| Test Pad | |
|
|
|
|
| NPTH Hole | |
|
|
|
|
而对于锐角走线检查 (Acute Angle check) 提供两种检查规范：
1. |
Acid Trap – 检查走线时进入 Pin Pad 与由 pin Pad 出线时可能发生夹成锐角走线状况的问题。 |
|---|---|
2. |
Acute Angle – 让使用者可自定义要检验的走线的转折所形成的夹角。 |
Same Net 的 Spacing 检查
针对在同一组 net 里面，物件间的间距是否符合生产条件的检查
周详的负片电源层的检查
下图，电源层中导通路径宽度不足检出 ( Narrow Current Path )
Test Assembly 检查
In Circuit Test Analysis 测试点的分析
可检查正面及反面的测试点与 SMT、VIA 与 SMT、PAD 与 SMT 之间的安全间距检查。
其它的检查项目
1. |
最小测试点检查 |
|---|---|
2. |
未测试信号报告 |
3. |
测试点间距检查 |
4. |
测试点至板边间距检查 |
5. |
测试点至零件间距检查 |
6. |
测试点密度分析 |
7. |
锡膏检查 |
|---|---|
功能：检查锡膏印刷不足、有焊点无锡膏、无焊点却有锡膏 | |
检查物件：Surface mount、Test pad、Fiducials |
Design Integrity 有关影响电气信号检查
针对走线设计上的信号质量关系的检查，可以通过 Design Integrity 做进一步的检查。
|
Loop Net 检查可以分析系统找出可能发生时序错乱的回路，如下图所示： |
|---|
|
Same-Net 的检查可对各个层面或是跨层面同一个 Net 内的间距不足，有可能发生干扰的数据分析，如下图所示： |
|---|
|
Unterminated Line 检查能够针对各个层面或全板进行一些残段数据的检查。 |
|---|
|
走线跨越不同电源分割面的检查，以确保同一信号线可以在同一个且完整的铜箔屏避，减少其他不同电场的干扰，影响信号质量，如下图所示： |
|---|
非电气特性数据的检查
Soldermask 防焊绿漆资料检查
针对防焊油墨的影响，ADIVA 可针对各种物件属性的不同分别设定不同的间距要求进行检查。
甚至是铜箔裸铜散热或防焊是否有完整覆盖住整组线路的检查，在 ADIVA 中无一遗漏。
Silkscreen 零件文字印刷检查
文字印刷其实和防焊油墨都属相同的材质，因此针对文字油墨的对焊点影响，ADIVA 除了可以针对各种物件的属性不同分别设定不同的间距要求进行检查外，还可直接借用 Solder Mask 的设定。
检验记录文件
ADIVA 所提供的 Report 数据格式是采用 HTML 网页数据格式的报告，当完成 DRC 检查后，对这些问题点必须记录下来列为报告或是有些疑问需要会同其他的人来协助确认时，我们可利用内建的拍照功能 (Archive DRC) 将问题点拍下来。 当 Archive DRC 拍照时，不但会把图形撷取下来，同时也会把该问题所对应的相关层面、Net、Net Name 及问题种类予以自动记录并且完成分类处理然后存成 HTML 格式，以方便其他人后续的检视。
