By Ken Willis, Cadence
自動合規性檢查
有了詳細的佈局後互連以及 IBIS-AMI 模型的正確執行，您可以關注特定的、感興趣的介面 (本例中為 PCI Express Gen 4) 的合規性檢查。
每個介面都有自己的特定標準。在這種情況下，PCI Express 確定了許多眼圖相關的時域標準、無源互連通道的頻域標準以及滿足特定抖動容限範圍的能力。
單獨評估這些標準可能會非常耗時，特別是，如果需要多次運行來掃描設計範圍和多個通道模型的情形。用於通用串列鏈路標準的自動合規工具包通常會提供一些模擬工具，可幫助大幅加快合規性檢查速度並縮短簽收時間。
圖：PCI Express 合規性檢查
自動掃描關鍵參數，並標記合規性故障，可以更好地覆蓋串列鏈路設計，並可幫助檢查您所關心的其他領域。
圖：PCI Express 合規性檢查結果
使用合規性工具包的另一個主要好處是能夠在預佈局階段使用相關的範本。正如前面所討論的那樣，為可行性權衡建立早期測試平臺至關重要。但是在這個階段通常缺乏一些必要模組的真實模型，有時需要使用“預留位置”模型。隨自動合規套件提供的範本通常會預先填充實際的拓撲和模型，包括發射器和接收器的 SerDes IBIS-AMI 模型的規範級模型，並根據該特定標準的規範中描述的參考參數進行構建。這些範本以及與它們相關的模型為您的佈局前測試平臺開發提供了一個很好的起點，有助於最大限度地減少啟動和運行所需的時間，避免設計返工。
總結
本文總結了該系列的 8 篇文章，內容是關於「多千兆序列介面的信號完整性方法」。
本系列中之前的博客文章主題為：
 |
|
|---|---|
|
|
|
|
|
|
|
|
|
|
|
兩位元數的千兆資料速率的串列鏈路介面有其獨特的設計挑戰。從預設計階段開始，自上而下的分析方法可減輕相關風險、並可避免高代價、費時間的重新設計。這項工作的成果是為了確定約束驅動物理佈局所需的佈線規則。需要特別注意過孔結構來控制插入損耗和回波損耗；將已知良好的過孔結構導入佈局的方法至關重要。需要 IBIS-AMI 模型來表示在這些資料速率下看到的自我調整均衡和反向通道功能，並且可以根據需求快速構建規範。「切割和縫合」 (Cut & stitch) 技術可以運用在需要提取佈線後互連提取，在獲得全波模擬精度的同時，避免端到端全波 3D 提取的計算損失。自動合規工具包可促進串列鏈路設計的成功簽收，同時為預佈局分析階段提供有價值的起點。
相關視頻
|
|---|
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
