本文要點
 |
3D 積體電路從平面工藝發展而來，創造了具有多個特徵層的多層半導體封裝。 |
|---|---|
|
3D 積體電路主要在三個方面具有優勢，分別是 功耗、訊號時序 和 混合訊號整合。 |
|
3D 整合是異構整合的基礎，將更多不同的功能整合到一個單一的封裝中。 |
3D 積體電路將在高速運算處理器中得到應用
3D 積體電路的優勢有目共睹，因此現代晶片中也使用了 3D 結構以提供現代高速運算設備所需的特徵密度和互連密度。隨著越來越多的設計整合了廣泛的功能，並需要一系列不同的特徵，3D 整合將與異構整合逐漸融合，將不同的晶片設計整合到一個單一的封裝。本文將概述 3D 積體電路的優勢，以及它們如何助力未來的先進設備實現異構整合。
3D 積體電路的優勢
在 VLSI 設計中，3D 積體電路的一般結構相對簡單，如下圖所示。在這種類型的系統中，積體電路是透過將特徵層堆疊在一起而構成的。藉由垂直堆疊單個裸片 / 晶圓層，在兩個電路之間傳遞電訊號所需的連接長度就會縮短。這種更短的互連造就了 3D 積體電路的優勢。
3D 積體電路的結構 [圖片來源：ARM]
3D 積體電路的四大優勢
功耗更低
自 20 世紀 90 年代末以來，為了降低功耗，設計人員開始縮小封裝尺寸，採用新穎的互連設計。在某種程度上，在積體電路中縮小封裝尺寸的唯一方法是 以 3D 方式堆疊設計。縮短互連長度可以降低功耗，因為互連長度上的直流電阻損耗較低。這一點非常重要，因為設計已經擴展到更小的技術節點，需要更薄的互連和更大的直流電阻。
訊號轉換更快
由於在這些設計中使用了較短的互連，垂直互連的總電容比水準互連的要小。這意味著互連中的訊號將具有較低的 RC 時間常數，可以在接通和斷開狀態之間進行更快的轉換。此外，由於總的寄生電容較低，互連上的訊號延遲也較低，確保了開關從輸入到輸出的傳播速度。得益於這些因素，數位訊號的串列資料速率更快。
類比和數位整合
3D 整合可以將類比和數位電路塊整合到同一個封裝中，減少了訊號完整性問題，而且不會大幅度增加封裝尺寸。在這些封裝中，數位和類比模組可以透過平面排列的方式彼此分開。儘管如此，在不過度增加封裝尺寸的情況下，仍然可以在垂直方向上為每個模組添加更多的功能。透過將模組隔離到各自的區域內，更容易控制串擾和雜訊耦合，在設計中不會產生重大的訊號問題。
節省空間
最後，由於封裝尺寸更小，最明顯的優勢是可以節省空間。垂直堆疊的 3D 積體電路可以做到非常薄，與將電路模組分散在半導體裸片的廣闊空間內相比，3D 整合頗具優勢。因此，更多的元件和功能可以整合在一塊 PCB 上，實現密度更高的設計和先進封裝。
儘管這些封裝很實用，在訊號完整性方面也有優勢，但仍需要使用模擬工具來確保設計按預期運行。在電路層面，透過 SPICE 模擬來評估可靠性，並透過場求解器應用來進行物理佈局和封裝層面的模擬。先進的封裝應採用多物理場分析方法，以評估熱可靠性。積體電路設計師最好能在原型設計前發現封裝問題，並儘早優化設計。
異構整合的未來發展
2019 年，三家 IEEE 協會 (電子封裝協會、光子學會和電子零件協會) 共同發佈了異構整合藍圖 (Heterogeneous Integration Roadmap，即HIR) 。該藍圖規定了異構整合系統的性能基準，其中多個電路和零件整合到一個半導體封裝中。此類設計是真正的系統級封裝 (systems-in-package，即SiP)，其中多個半導體裸片零件整合到同一個封裝內。
AMD Fiji GPU 中使用的異構架構 [圖片來源：Design007，2020 年 10 月刊]
這種新形式的 IC 設計看起來和 PCB 設計工程師在電路板上所做的工作一樣。這些零件已經利用了 3D 整合的優勢，即多個 3D 積體電路被組合並連接到同一個封裝中。積體電路設計師可以採取更加模組化的方式進行半導體設計，將不同裸片上的多個零件用矽基板、玻璃基板或在晶圓上作為單片積體電路整合到同一封裝中。
實現這種模組和功能整合主要歸功於矽通孔 (through-silicon via，即 TSV)。最早在中介層上用 TSV 實現晶片堆疊的零件之一是 CMOS 成像感測器。TSV 被用來通過感測器上的中介層形成互連，以連接片上讀出電路。高速運算處理器可以採用類似的封裝方式；這方面的第一個例子是 AMD 的 Fiji GPU (見上文)，該產品已於 2017 年發佈，使用 TSV 中介層將記憶體和圖形處理器整合在一個封裝中。
隨著封裝技術越來越先進，這種類型的整合預計將繼續發展完善。晶片、裸片 - 晶圓 / 裸片-裸片結構和多晶片模組都體現了現代積體電路中的 3D 整合和更大的特徵密度。
如果想為專門的應用開發更先進的零件，設計師將繼續採用帶有異構整合的 3D 設計方法。如果想在設計中實現 3D 積體電路的所有優勢，可以使用 Cadence 的全套系統分析工具。VLSI 設計師可以將多個特徵模組整合到新的設計中，並定義連接，實現持續整合和擴展。強大的場求解器提供全套軟體模擬功能，與電路設計和 PCB 佈局軟體整合，打造完整的系統設計工具包，適用於各類應用和各種複雜程度的設計。
想要進一步瞭解 3D 整合和多個堆疊裸片封裝的設計挑戰、生態系統要求和所需的解決方案嗎？
歡迎免費下載白皮書《 3D-IC 設計的挑戰和需求 》!
譯文授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
