隨著業界對增加電晶體密度、頻寬和降低功耗的需求越來越迫切，許多 IC 設計和封裝團隊都在深入研究如何增加垂直堆疊多個晶片裸片 (die) 和小晶片 (chiplet) 的方案。而這種被稱為 3D-IC 的技術有望實現許多超越傳統單裸片在單平面設計的優勢。透過堆疊裸片和使用先進的封裝技術進行整合，設計師能夠在更小的區域面積中添加更多功能，同時提高單位性能並降低開發與生產成本。

3D-IC 架構可以將多個同質和異質的裸片/小晶片 Chiplet (例如邏輯、記憶體、類比和射頻功能) 整合到同一設計中。這為系統級晶片 (SoC) 的整合提供了一個替代方案，支援設計人員希望整合在單一設計中的所有功能，並因此節省在新的制程節點重新設計這些功能而花費的昂貴成本。

本白皮書為 PDF 版本，全長 7 頁，除了介紹 3D-IC 技術之外，也將探討設計挑戰、生態系統要求和所需的解決方案。

如欲瞭解詳細內容，請點擊下方圖片免費下載，
多種熱門電子書，盡在 Graser eLearning 藏書閣，等你來挖寶！

更多電子書免費下載

	如何在 Clarity 3D Layout 提取 Differential Via 的 S 參數？
	採用基於團隊協作的 PCB 電源完整性方法獲得更好的結果
	Sigrity X - 重新定義信號和電源完整性
	可測試性設計 (DFT)：測試極限
	系統設計的關鍵是什麼？
	平面電磁模擬最佳實踐指南
	PCB 設計指南大全之佈線和平面設計技巧
	PCB 組裝數據與文檔：流程綜述
	PCB 疊構設計策略：成本增加因素與 DFM 注意事項
	全面了解電熱協同設計
	PCB 設計同步分析六大隱藏技巧
	如何在 ECAD / MCAD 設計中實現最佳團隊合作
	優化電源設計
	佈線：通往設計成功之路
	PCB 設計：如何有效創建電路圖
	PCB Layout : 如何成功設置布局與放置元件
	PCB 供電網路 PDN 設計指南
	PCI-e 合規一次成功全攻略
	傳輸損耗：解決常見的高速設計問題
	射頻設計：PCB 設計要點指南
	成為 PCB 軟性電路版設計專家
	DFM 十種常見問題及其解決方法
	線上測試中的 DFT：何時應該考慮測試
	物料清單（BOM）駁回的常見原因及避免方法