技 术 信 息

    目前位置:

  • 技术信息
  • Package 系列
  • 實用筆記 | 3D-IC 中矽通孔 TSV 的設計與製造

實用筆記 | 3D-IC 中矽通孔 TSV 的設計與製造

By Cadence

本文要點

3D 積體電路需要一種方法來連接封裝中垂直堆疊的多個裸片

由此,與製造工藝相匹配的矽通孔 (Through-Silicon Vias,TSV) 設計應運而生

矽通孔設計有助於實現更先進的封裝能力,可以在封裝的不同部分混用不同的通孔設計

3D 積體電路或 2.5D 封裝方法,以及新的處理器和 ASIC,都依賴於以某種方式來連接封裝上相互堆疊的裸片。矽通孔是一種主要的互連技術,用於在 2.5D/3D 封裝中通過中介層 (interposer)、基板、電源和堆疊的裸片間提供電氣連接。這些通孔提供了與 PCB 中相同的互連功能,但設計方法完全不一樣,需要根據它們在製造過程中的不同來設計。

如今,現代積體電路較常使用單一樣式的矽通孔,這是因為用於沿裸片堆疊形成互連的沉積工藝較難實現。儘管在實現方面沒有太多的靈活性,但矽通孔使 2.5D 封裝和堆疊式積體電路的規模逐步縮小,在 bump 數量增多的情況下,使其尺寸減小。在我們為設計選擇矽通孔樣式之前,需要考慮製造工藝以及矽通孔為製造帶來的困難。

矽通孔設計

3D 整合封裝基於裸片與中介層之間的垂直互連

矽通孔有三種設計樣式,用於連接中介層上堆疊的 3D 裸片,需要根據製造過程中的實現情況來選擇這些疊層結構(疊構)。矽通孔結構一般用於整合了疊構邏輯和記憶體的 2.5D/3D 整合系統級封裝。由於高頻寬記憶體佔用了大量的封裝基板面積,針對這些部分使用矽通孔有諸多好處,可以沿著垂直的疊構提供裸片之間的連接。

在 3D 積體電路中使用

矽通孔可以放置在 3D 積體電路中使用的裸片- 裸片/裸片- 晶圓工藝中,以定義通過基板和 I/O 的連接。下圖是以三種樣式實現的矽通孔截面示意圖。在這些圖中,通孔提供了一個長的垂直連接,橫跨基板,並可能進入多個裸片層。

矽通孔的先通孔、中通孔和後通孔工藝

3D 積體電路中的矽通孔可以採用三種方法進行設計和放置:

1. 先通孔 (Via-first):

先形成通孔,然後再將元件或鍵合裸片擺放在中介層上。首先,在通孔中沉積金屬,然後覆蓋結構的頂部。堆疊裸片之間的金屬化連接用於接觸基板層並完成與矽通孔的連接。

2. 中通孔 (Via-middle):

放置通孔需要在金屬化之前、擺放電路之後進行。在堆疊過程中,通孔結構要達到不同的層,並提供層之間的連接。盲孔、埋孔和通孔版本的矽通孔可以在這個過程中輕鬆放置。

3. 後通孔 (Via-last):

顧名思義,通孔是在堆疊和金屬化之後形成的,也叫做背面矽通孔。在這個過程中,將一個長的通孔結構沿著封裝放置並穿過基板。該過程不影響金屬化,也不需要在晶圓減薄過程中納入顯現 (reveal) 工藝。

用於在矽片上形成這些矽通孔的主要活性離子蝕刻工藝,是使用六氟化硫 (SF6) 和 C4F8 鈍化的 Bosch 蝕刻工藝。雖然非常大的孔可以由蝕刻掩膜定義並通過這種工藝形成,但蝕刻率對孔的長寬比非常敏感。在蝕刻之後,利用銅的電化學沉積來形成種子層,並透過電鍍堆積出孔的結構。

在中介層和晶圓級封裝中使用

矽通孔也可用于中介層,將多個晶片或堆疊的裸片連接成 2.5D 封裝。擺放在中介層上的單個晶片可以是單片積體電路或矽上堆疊裸片,每個都有自己的矽通孔。這些堆疊的元件也可以是細間距 BGA / 倒裝晶片封裝中的非標準元件,直接粘合在中介層的金屬焊盤上。然後,中介層利用倒裝晶片 bump 安裝到封裝基板上,如下圖所示。

矽中介層上的 2.5D 整合封裝

中介層中矽通孔的製造工藝與單片或裸片堆疊 3D 積體電路 (見上文) 的製造工藝基本相同,涉及類似的蝕刻和堆積工藝。這種工藝也可以直接在晶片的晶圓上製造通孔和形成封裝,稱為晶圓級封裝。然後,這些晶圓級封裝可以粘合到異構 3D 積體電路上,或者可以形成 bump,直接安裝到 2.5D 封裝中使用的中介層上。

矽通孔對訊號完整性有何影響

按照積體電路的尺寸標準,矽通孔的結構非常大,並且長寬比較高,因此在選擇矽通孔時要格外關注成本,因為這些大型結構需要更長的加工時間。此外,其直徑可以達到幾微米,且可能帶有扇形輪廓,因此容易帶來可靠性問題。然而,儘管製造複雜性有所增加,但考慮到訊號和電源完整性,依然利大於弊,包括:

電源損耗更低,因為矽通互連比水平通道要短。

沿著互連長度的寄生效應更小。

由於寄生電容更少,訊號轉換更快。

對繼續進行 3D 整合和異質整合來說是十分必要的。

如果 VLSI 設計師想為專門的應用開發更先進的元件,就需要在物理佈局中設計矽通孔,並運行基本的訊號模擬來驗證電氣行為。如果想在設計中實現 2.5D/3D 封裝的所有優勢,請使用 Cadence 的全套系統分析工具。VLSI 設計師可以將多個特徵模組整合到新的設計中,並定義中介層連接,實現持續整合和擴展。強大的場求解器提供全套軟體模擬功能,與電路設計和 PCB layout 軟體整合,打造了一個完整的系統設計工具包,適用於各類應用和各種複雜程度的設計。 如欲瞭解更多,歡迎聯繫 Cadence 台灣授權代理商 - 映陽科技團隊

如果想要充實更多 高速訊號相關原理知識,亦歡迎點擊下方圖片了解 eLearning 課程:

譯文授權轉載出處 (映陽科技協同校閱)

長按識別 QRcode,關注「Cadence 楷登 PCB 及封裝資源中心」

歡迎關注 Graser 社群,即時掌握最新技術應用資訊