By Cadence
本文要點
 |
使 PCB 達到最佳類比信號性能 |
|---|---|
|
類比布局的 PCB 放置和佈線技巧 |
|
有助於 PCB 設計的 CAD 工具 |
如今，有大批員工的辦公地點從傳統辦公室轉為遠端居家，數位時代的發展變化不言而喻。從線上文檔共用到視訊會議，遠端員工正在盡可能地利用電腦和網路所帶來的便利。不過，我們是數位時代的一部分也並不意味著我們生活在數位世界中。
我們的世界充滿了聲色光影，必須透過類比電子設備進行檢測和捕捉。之後，這些類比信號必須轉換為數位格式，以供電腦和其他數位設備處理，然後才能以電子形式透過不同的網路分享。在 PCB 中，這種格式轉換由混合信號電路完成，而為了滿足當今的電子需求，還有大量的前期工作需要完成。本文將介紹一些高速模擬版圖技巧，説明我們順利完成混合信號 PCB 設計。
所有來源的類比信號都必須轉換為相應的數位信號
混合信號 PCB 設計
從我們所見所聞，到溫度和運動，不同電子設備會捕捉到無數的感官事件。這些動作和事件都以類比信號的形式被捕捉，然後經過轉換，在電腦等數位系統中進行處理。轉換由系統內的混合信號電路板中的模數轉換器完成。
PCB 設計師必須在版圖設計過程中對類比和數位電路進行適當分離，以防止這兩種信號產生相互影響。下文將探討如何透過不同的方法實現這一點。
類比電路版圖中需要將器件緊密放置
高速模擬版圖設計技巧：器件放置和走線佈線
類比和數位電路最終能否成功運行，在很大程度上取決於 PCB 設計中層堆疊的配置效果。高速信號需要相鄰層上具有參考平面，用作信號回流路徑，以減少雜訊並提高信號完整性。因此，在配置電路板層堆疊時，需要考慮到一般的放置方法，以確保在適當的層上有足夠的空間進行佈線。設計師可以遵循高速模擬版圖設計技巧，來實現這一目標，如按器件的功能和電路塊對器件進行分組，並創建作為實際器件放置範本的佈局規劃。佈局規劃需要將數位和類比電路在功能分區中相互隔離，而組與組之間的互連則用於直接佈線。
佈局規劃完成後，設計師可以直接放置器件。請記住，我們的目標是使佈線盡可能短而直接，所以必須相應地調整元件的位置。這裡總結了一些高速模擬版圖的設計技巧和放置注意事項，在設計類比電路時需要格外注意：
|
元件的放置要便於彼此之間直接佈線。 |
|---|---|
|
不要將元件放置在不得不穿過類比電路對數位信號進行佈線的地方，反之亦然。 |
|
盡可能地讓元件緊湊放置，以減少模擬走線的長度。 |
|
切記，要根據組裝廠推薦的可製造性設計 (Design for Manufacturability， DFM) 標準來放置元件。 |
|
使雜訊大的元件 (如 ADC) 遠離電路板的邊緣，更多地將其放置在中心位置。 |
許多 PCB 設計師使用的工作流程是先放置元件然後再佈線；然而，對於模擬版圖設計來說，同時放置元件和佈線有時會有所幫助：
|
走線佈線要盡可能短而直接。佈線時，元件要儘量緊密放置，這將有助於減少可能的阻抗不匹配和信號反射。 |
|---|---|
|
在對類比電路進行佈線時，要使用更寬的走線。 |
|
盡可能將模擬走線限制在一個板層中。過孔會產生電感，在各層之間用過孔過渡的次數越少越好。 |
|
佈線時不要讓類比走線穿過數位電路區域，也不要讓數位走線穿過類比區域。 |
|
盡可能將類比和數位佈線限制在各自的電路區域內，這將進一步減少可能的混合信號串擾。 |
類比和數位信號佈線的最後一條規則是，不要讓走線穿過參考平面的隔斷區域。如果佈線穿過參考平面上的這些區域，則會由於信號返回路徑不佳而容易產生雜訊。
穿過這一區域在相鄰的層上佈線可能會導致信號返回路徑受阻
類比版圖設計中 PDNe 供電網路規劃的建議
設計中的類比和數位元件都需要獲得「乾淨的」電源，但高速 PCB 經常被 PDN 中的諸多問題所困擾，如暫態振鈴 (transient ringing)。要解決這種問題，通常要在設計中添加大量的去耦電容器，並在堆疊中將接地層和電壓層相鄰放置，以便提供較高的平面間電容。此處再次提醒，如何配置板層堆疊對混合信號設計的成功至關重要。
如何在設計上佈置接地平面，對電路板的運行來說也是至關重要的。正如前文所述，信號不應該在接地平面被破壞的地方佈線。如上圖所示，無論是接地平面上的空隙還是密集的過孔區域，接地平面遭到破壞都可能會阻斷信號的清晰返回路徑，迫使它在返回源頭的途中四處遊蕩。這種遊蕩是造成設計中出現電磁干擾和信號完整性不佳的主要原因之一。為了避免這些問題，需要確保信號在參考平面上有一個清晰的返回路徑，以獲得最佳的電路板性能。
在電路板上，信號回流路徑出現重大問題的罪魁禍首之一是分割接地平面。如果設計包括一個分割的平面，就不要讓走線佈線穿過這個分割的平面。否則，信號的返回路徑將被完全切斷，造成更嚴重的信號完整性問題。然而，更好的做法是完全不分割接地平面。儘管許多人認為分割接地平面能更好地隔離電路的類比和數位區域，但它產生的問題之多也會超出預期。前文已經提到了這不利於產生清晰的信號返回路徑，如果使用底盤接地，這還有可能在各部分之間引入共模電流。相反，如果有一個完整的接地平面，並將電路的類比和數位區域分開放置和佈線，就可以為必須在各部分之間移動的少數信號提供清晰的返回路徑。避免分割接地平面可以解決許多電磁干擾問題，實現“更乾淨”的設計，因為類比和數位信號會自然而然地在其走線周圍形成緊密的回流路徑。
顯然，在這樣的設計中，許多細節需要在 PCB 版圖中加以管理。此時，採用先進的設計系統可以為設計師提供更高層次的幫助。
Cadence Allegro PCB Editor 的 Constraint Manager 可用於設置佈線和過孔設計規則
有助於 PCB 設計的 CAD 工具
要想按照嚴格的空間寬度放置元件，並為類比電路進行不同走線寬度和間隔的佈線，需要進行詳細的資料庫管理。確保充分設置並使用 CAD 系統的設計規則來控制這些約束條件。上圖是 Allegro Allegro PCB Editor 中 Constraint Manager (規則管理器) 系統中的一個示例，展示了如何為單個元件或器件類和網路類的器件間隙、走線寬度和間距輸入不同的值。
譯文授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
