By Cadence

本文要點

	接地雜訊是 PCB 上可能出現的多類信號干擾的總稱，所有這些干擾類型都會影響 PCB 的工作方式。
	接地雜訊會帶來信號完整性問題和性能問題，最終會導致 PCB 出現故障。
	採用新型基板和銅連接器製作 PCB 可以大大減少雜訊和電串擾的數量。

PCB 的功能取決於許多不同的因素，包括實體佈局、使用的材料以及隨時間變化的元件壓力。PCB 元件之間的電氣干擾，也被稱為 接地雜訊，在 PCB 的運行過程中會產生廣泛的不良後果。這些問題包括 破壞信號完整性、意外的熱變化 和 元件故障。因此，減少接地雜訊是 PCB 設計師應首先關注的要點。本文將深入介紹如何減少接地雜訊，以及 CAD 工具如何幫助我們實現這一目標。

什麼是接地雜訊？

接地雜訊有許多別稱，其中包括電氣干擾和串擾。PCB 中的電路要依靠一定量的電流和電壓才能正常工作。這意味著每個電路都必須有適量的電能，而且電能必須被輸送到正確的位置。如果電路之間發生意外連接，就會導致電能以意想不到的方式在電路之間溢出，從而產生接地雜訊。

分析接地雜訊

要確保 PCB 正常工作，分析接地雜訊 至關重要，在高速 PCB 中更是如此。儘管擁有許多電路的複雜 PCB 更容易產生接地雜訊，但如果設計不良，即使是簡單的電路佈局也會產生雜訊。PCB 設計軟體利用雜訊數據來表明 PCB 具體產生了多少接地雜訊。雜訊數字可以表明有多少接地雜訊來自不同的來源，如走線之間的意外連接或熱雜訊。

PCB 的佈局和電源需求往往意味著，給不同 PCB 帶來問題的接地雜訊來源各不相同。例如，較長的走線更可能存在意外連接，而大功耗 PCB 更可能存在熱問題。由於總是有一些來自預期來源的雜訊，因此功能上是不可能將接地雜訊降低為零的；但是，我們可以儘量將雜訊降至最低。

歡迎點擊觀看下方 2 分鐘影片，告訴你如何實現和高速設計須注意的地方↓↓

瞭解如何減少接地雜訊的重要性

將 PCB 的接地雜訊降至最低，可確保其電路的信號完整性始終完好無損。損失信號完整性會導致多種 PCB 問題——從短路到輻射發射。這些問題相互疊加會產生串級效應，從而隨著時間的推移而不斷增加接地雜訊。當用戶在 PCB 上施加電流時，兩個電路離得越近，它們之間就越有可能產生串擾。借助簡單的幾何形狀，通常可以解決此類串擾問題。

儘管降低接地雜訊只是確保 PCB 實現高性能的一部分，但降低雜訊可以有效規避諸如電路板故障等令人頭疼的執行時間問題。性能問題也可能表現為數位網路中回應時間緩慢、資料丟失或耗電量出現峰值。

謹慎選擇 PCB 材料以減少接地雜訊

不同的材料具有不同的導電性，因此組合使用不同的材料是減少接地雜訊的一種方法。在確定減少接地雜訊的最佳途徑時，必須注意 PCB 中對接地雜訊影響最大的兩種關鍵材料類型：放置元件的基板和用於導電走線的金屬。

一塊結構良好的 PCB 應該有強絕緣體的基板和高導電性的導線。PCB 中最常見的基板和導線材料組合是玻璃環氧樹脂和銅。由於玻璃環氧樹脂是一種絕緣體，在一般應用中，它能很好地讓電流待在銅線內應有的位置。

然而，設計高速和高頻率 PCB 是一項挑戰，因為它們自然會產生大量的接地雜訊。這不是材料的問題；在設計處理大量電流的 PCB 時，最強大的絕緣體和導體也會承受壓力。這些材料的結構往往需要與其他 PCB 所採用的結構不同。

涉及單端微帶線的新模型允許銅線以低於正常水準的阻抗發揮作用，從而增強其導電性並從整體上減少接地雜訊。高導電性的銅線可同時減少多種類型的接地雜訊和串擾，在高壓力情況下提高信號完整性和可靠性。

善用 PCB工具減少接地雜訊

瞭解如何減少接地雜訊可以對 PCB 功能產生十分積極的影響，因此，設計師應該選用有助於關注這一重要問題的 PCB 分析軟體。Cadence 提供了分析 PCB 設計的理想工具，如 Allegro^® PCB Designer、High-Speed Option、Sigrity Aurora 等軟體；更有利用增強現實 (AR) 技術和直觀互動來準確評估並改進 PCB 的 inspectAR 工具，實現快速、簡單的 PCB 檢查、調試、返工和組裝。

延伸閱讀

	進階技巧 ｜ 如何在 Layout 設計中分析 IR Drop 修正電源問題
	技術白皮書 ｜ 採用基於團隊協作的 PCB 電源完整性方法獲得更好的結果
	PCB 的 DDR4 佈線指南和 PCB 的架構改進

原文出處

	How to Reduce Ground Noise