技 术 信 息

    目前位置:

  • 技术信息
  • System Analysis
  • 實用筆記 | 如何對混合信號 PCB 進行 EMC 分區和版圖設計

實用筆記 | 如何對混合信號 PCB 進行 EMC 分區和版圖設計

By Cadence

本文要點

在混合信號 PCB 中,需要將類比和數位信號進行物理隔離,這一過程稱為 分區 (partitioning)

對混合信號 PCB 進行分區和合理設計版圖有助於減少串擾和干擾。

混合信號 PCB 電磁相容性 (EMC) 的基本規則是:

- 使電流路徑更靠近源頭,並盡可能地緊湊,使回路面積盡可能小。

- 對一個系統只提供一個參考接地平面,否則,就相當於有意製造了一個偶極子天線。

你是否注意過電子產品上的 CE 符號?這個符號表明產品符合安全、健康、環境和電磁相容 (EMC) 標準。

混合信號 PCB 更容易受到串擾的影響

設想這樣一個高頻轉換器電路 PCB,其中的輸入電壓和電流是類比信號。轉換器中的開關隨著數位時鐘信號的應用開始切換。轉換器中的電源電路是類比的,控制電路是數位的。

轉換器 PCB 是一種混合信號 PCB,因為它同時處理類比和數位信號。在混合信號 PCB 中,需要在一個被稱為「分區」的過程中以物理方式分離類比信號和數位信號。

設計混合信號 PCB 是一項挑戰,因為類比和數位元件的電流、電壓和額定功耗各不相同。但是,遵循一些基本設計規則將有助於簡化混合信號 PCB 的分區和版圖。

設計師必須對混合信號 PCB 進行分區並仔細設計版圖

實現 電磁相容性 (EMC) 是混合信號 PCB 設計師非常關心的一個問題。當類比和數位信號在沒有隔離的情況下共存於一塊 PCB 上時,它們很有可能會混在一起,造成串擾和電磁干擾。例如,數位邏輯接地電流會污染混合信號 PCB 上的低電平類比信號。這可能會導致反饋回路錯誤、控制系統故障,以及輸出波形中產生諧波。在這些情況下,混合信號 PCB 的電磁相容性就會受到影響,導致產品的性能不佳。適當的分區和合理的版圖有助於使數位和類比信號保持隔離,防止它們相互干擾,進而大大減少串擾。

在對混合信號 PCB 進行分區和版圖設計時,必須遵循兩條規則:

1.

使電流路徑更靠近源頭,並盡可能地緊湊,使回路面積盡可能小。

2.

對一個系統只提供一個參考接地平面,否則,就相當於有意製造了一個偶極子天線。

這兩條規則被視為混合信號 PCB 分區和版圖設計的基本原則。下面,讓我們進一步瞭解一下這兩條黃金法則。

保持局部、緊湊的電流路徑

在 PCB 上流動的每個信號都會通過接地平面返回到源頭。信號線和回流線在 PCB 上形成一個電流回路。根據上文提到的第一條規則,在鋪設回流線時應使其與信號源相鄰,形成最小的環路面積。

為什麼推薦這種設置,這樣做為何會減少電磁干擾 (EMI)?

所有的回流電流都喜歡流經低阻抗路線。當回流線直接位於信號線下方時,電流回路的阻抗最低。當信號線及其回流線形成的環路很大時,就會形成一個高阻抗的路徑。這是電流回路中的寄生電容和電感造成的。

當信號線和回流線距離較遠時,寄生電容的值很高,增加了回路的阻抗。回路電感和電荷走過的距離也有關係,這進一步增加了路徑的阻抗。當回路很大時,從源頭離開的電荷要走很遠才能到達地面。這會增加電流回路的電感,反過來又增加了阻抗。

當高頻類比信號流經高阻抗的大型電流回路時,它們會發出輻射並造成干擾。同樣,低電平類比信號在流經高阻抗電流回路時,更容易受到電磁干擾的影響。另外,信號線和回流線形成了一個環形天線,加劇了電磁干擾問題。因此我們希望讓電流回路做到短小、局部和緊湊。

需要單個參考接地平面

分割接地平面 是隔離數位和類比接地的一種方法。在這種方法中,接地平面之間是分離的,而且不可能在分割處佈線。在這種接地平面彼此分離的 PCB 中,兩個接地平面只在電源供電附近連接,形成一個大的電流回路,這不利於非敏感型電磁干擾的 PCB 設計。除此之外,類比和數位接地平面處於不同的電位,鋪設在這些平面上的長線會形成一個名副其實的偶極子天線,發出電磁輻射。

考慮到所有這些因素,對混合信號 PCB 進行分區是理想的做法。分區使參考接地平面保持共用。類比信號在類比部分佈線,數位信號在數位部分佈線,因此,信號各居其位。

如果想對大型及複雜超大規模、汽車、移動與航太系統整個系統進行 EMI 模擬,可以使用 Clarity 3D Transient Solver 軟體。

Clarity 3D Transient Solver 將電磁干擾 (EMI) 設計的模擬速度較傳統 3D 場求解器提升高達 10 倍,且具備近乎無限制的模擬能力。基於 Cadence 的大規模平行矩陣求解技術,Clarity 3D Transient Solver 可以完成之前非常耗時且需要昂貴的消聲實驗室才能進行的產品原型機電磁相容性 (EMC) 測試,模擬之前被視為不切實際或無法求解的大型設計,縮短設計週期並加速產品上市。

譯文授權轉載出處 (映陽科技協同校閱)

長按識別 QRcode,關注「Cadence 楷登 PCB 及封裝資源中心」

歡迎關注 Graser 社群,即時掌握最新技術應用資訊