如今,半導體封裝行業蓄勢待發,將在未來的電子產品設計中發揮更重要的作用。
為了滿足市場對這些異構的、基於晶粒的架構的需求,需要採用新的系統級設計方法,並以改善系統級的功率、性能和面積 (PPA) 為目標。
儘管如今的設計正在使用多晶粒技術,但大多數基於晶粒的設計是在垂直整合的公司開發的,這些公司既設計晶粒,又設計模組化或分解 SoC。而 Cadence 一直致力於與諸多領先的代工廠和外包的半導體組裝和測試公司 (OSAT) 合作,開發多晶片 (晶粒) 封裝參考流程和封裝組裝設計套件。
本書為 PDF 版本,共 5 頁,將解析何為晶粒和異構封裝,以及其如何改變系統設計與分析的生態。
本書重點
引言 |
|
晶粒和異構整合 |
|
未來何去何從? |
|
晶粒 / 小晶片的演變 |
|
異構整合工具和流程 |
|
結論 |
中文版授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode,關注「Cadence 楷登 PCB 及封裝資源中心」