By Cadence

本文要點

	設計良好的供電網路 (PDN) 對電路板設計十分重要
	電路板的 PDN 對信號完整性和可製造性有何影響
	如何利用 PCB 設計工具建立一個良好的 PDN

電影中經常會有這樣的橋段：當主人公一次性將許多電器插到插座裡的一瞬，伴隨著一陣劈裡啪啦的電火花，房間裡煙霧彌漫——主人公在黑暗中大喊一聲：「任何人都不要動，保險絲壞了！」

現實中，在大多數情況下，設計不佳的 PDN 引起的問題通常沒有這麼觸目驚心。然而，它們的危害也不小，因為設計不當的 PDN 可能會導致電路板出現間歇性的問題，甚至導致電路板徹底報廢。下面來深入瞭解妥當設計電路板電源傳輸網路的重要性。

設計良好的供電網路 (PDN) 對電路板設計十分重要

電路板上的所有有源電子元件都需要通電才能運作，為了實現這一點，PCB 需要一個精心設計的供電網路 (PDN)。曾幾何時，PCB 上的積體電路器件只有一個電源和接地引腳，可以透過一條簡單的寬走線輕鬆連接。然後，隨著電路密度增加，在多層電路板上用電源和接地平面連接引腳變得更加容易。但是，隨著引腳數量增加，以及積體電路的電源要求變得更加複雜，電路板開始出現以下問題：

	電磁干擾 (EMI)
	電路的速度越快，它對來自內部和外部的電磁干擾就越敏感。防止電磁干擾問題的一個方法是配置電源和接地平面，以屏蔽傳入和傳出的干擾。
	接地反彈
	當許多數位信號同時切換狀態時，會產生同步開關雜訊 (SSN) 效應或接地反彈。它存在於記憶體或資料匯流排中，如果快速切換導致信號不能返回到參考地電平，信號就會反彈到高於參考地電平。這種效應會在電路中產生不良的雜訊，有可能產生錯誤的信號切換，並破壞器件的運行。設計良好的 PDN 有助於控制參考地電平。
	電源紋波
	電源也可能引起信號切換，這會在電路中產生雜訊，即紋波。這些紋波可以表現為其他電路中的串擾，從而對電路中的信號產生不利的影響。

隨著現代電路的切換速度加快，積體電路上有更多的電源和接地連接需要管理。在球柵陣列 (BGA) 封裝的大型處理器晶片中，可能有數百個具有不同參考電平的電源和接地引腳。這些引腳也可以拉出大量的電流為處理器供電，要確保電源是「乾淨的」，沒有任何尖峰、紋波或噪音，就需要精心設計 PDN。然而，除了提供「乾淨的」電源外，PDN 還需要完成其他重要的電氣任務。

電源和接地的多種作用

雖然在表面看來，要想設計出成功的 PDN，似乎應該只專注於為處理器晶片和其他大型積體電路提供「乾淨的」電源；但實際上，PDN 需要做的還有很多。其中一項任務是在接地平面上為高速、敏感信號提供清晰的返回路徑，這裡也有一些潛在的問題需要注意。

由於需要為高密度元件上的眾多引腳提供電源和接地，平面可能佈滿過孔，如上圖所示。這些過孔會在平面上產生障礙，使信號很難找到一條清晰的路徑返回它們的源頭。當這些回流信號 四處遊走，試圖找到返回路徑時，就會產生噪音，破壞設計的信號完整性。因此，設計師面臨的挑戰是為所有有源器件提供充分的電源和接地，同時確保連續的返回路徑。

接地平面的另一個任務是為微帶線和帶狀線提供參考平面，用於控制高速傳輸線的阻抗。透過在兩個接地平面附近或之間佈置特定寬度的走線，平面之間絕緣材料的厚度和介電常數 (Dk) 得到仔細控制，走線將維持在特定的阻抗水準。這有助於消除這些走線的信號反射，是控制電路板信號完整性的另一個重要部分。此處的挑戰是如何配置平面，以滿足電源傳輸要求和微帶線或帶狀線配置要求。

成功的 PDN 設計需要將許多不同的電源和接地網路均勻地分配給電路板上的不同器件。雖然為每個所需的電壓設置一個單獨的平面層是一種比較方便的做法，但這些網路的數量通常會超過電路板堆疊的可用層數量。為了解決這個問題，PCB 設計師通常會分割平面，以便在一個信號平面層上佈置多個電源或接地網路。然而，這樣做的挑戰在於，雖然分割平面確實有效地分配了不同的電源和接地網路，但這也為信號返回路徑製造了額外的障礙。因此，PCB 設計師需要設計分割平面，以便均勻地提供所有的電源和接地，同時保留敏感的高速信號所需的清晰的回流路徑。

與妥當設計 PDN 相關的設計要求多種多樣，因此擁有一個良好的設計規則和約束管理系統將大有説明，比如 Allegro^® PCB Designer 中提供的管理系統。正如下圖所示，有了約束管理系統，我們可以實現電源網路分類所需的寬度和間距規則，進而設置電源和接地網路。

要想為電路板設計運作良好的 PDN，需要做的事情還有很多。接下來，我們來看一看 PCB PDN 設計師需要注意的製造要求。

PCB 製造：PDN 設計指南的另一個方面

儘管一個良好的 PDN 設計可能需要使用非對稱的電路板層疊結構 (starkup)，但有些製造商會對這種配置頗有微詞。PCB 製造商通常喜歡將電路板層堆疊的頂層以鏡像方式複製到底層，以形成對稱的層疊結構。在製造過程中的溫度和高壓條件下，不均勻的層堆疊組合會導致電路板翹曲。電路板越大，這種影響就越明顯。電路板的翹曲會給用於高速長傳輸線佈線的薄金屬走線以及焊點帶來壓力。

為了避免這些問題，電路板設計師應該考慮以下幾點：

	如果可能的話，在不影響信號完整性的情況下，保持電源和接地平面層在電路板層堆疊中的對稱性。
	確保半固化片和核心層在整個層疊結構中的厚度也是對稱的。
	儘量使電路板上最密集的銅層位於堆疊的中心；同樣，在此過程中必須確保良好的信號完整性。
	確保不同的平面層使用的銅重量相同。
	考慮在電路板上還沒有太多金屬的地方添加金屬填充物 (銅澆注)。
	最重要的是，在提交設計之前，請與 PCB 製造商就提議的板層堆疊方案進行核對，以確保能夠順利製造出來。

除了上文已經討論過的實現良好 PDN 設計的準則外，不要忘記在印刷電路板上處理大面積金屬的一些基本規則。首先，為元件使用散熱焊盤以便於焊接。這些大面積的金屬將充當一個巨大的散熱器，用於排出熱量和焊料。第二，對於焊接在外部平面上的表面貼裝元件，不要忘記管理它們的連接。同樣，金屬的實心區域將作為一個散熱器，導致熱量分佈不均。這種不均可能導致小的兩針無源器件在焊接回流過程中像墓碑一樣豎立起來 (「立碑」效應)。

更多可製造性問題，歡迎點擊下圖免費下載電子書《DFM 中的十種常見問題及其解決方法》：

要在電路板上設計一個運作良好的 PDN，需要瞭解很多東西，同時，高效的設計工具也可以提供諸多幫助。

例如，Cadence Allegro PCB Editor 中的 IR Drop Vision 工具可以幫助規劃一個行之有效的 PDN。

利用 PCB 設計工具可創建最佳 PCB PDN

PCB 設計工具中有許多不同的功能，可以為電路板設計創建一個運行良好的 PDN。為此，Cadence 提供了 Allegro PCB Editor 工具，其中的 IR Drop Vision 整合分析工具就可以派上用場。該工具可以即時看到 PCB 設計的電源完整性狀態，並顯示在電源網路上沒有得到足夠電壓的引腳，從而使設計師能夠立即對版圖做出修正。

Allegro PCB Editor 具有強大的形狀編輯功能，可按照設計需要的方式配置電源和接地平面，加上先進的約束管理工具，共同構成了一個真正強大的平臺，有助於創建性能良好的 PDN。

歡迎點擊下方視頻，進一步瞭解 Allegro PCB 的 IR Drop 整合分析：

若您正在使用 Allegro PCB Designer，並希望升級到 17.4 最新版本，
維護期內 用戶，請點擊下方圖片 ↓↓
維護過期 用戶，請聯繫 映陽科技團隊

延伸閱讀

	進階技巧 ｜ 如何在 Layout 設計中分析 IR Drop 修正電源問題
	進階技巧 ｜ Allegro 高速 PCB 設計要點
	實用筆記 ｜ 如何為 PDN 找到最佳功率流模型？
	新手教學 ｜ 【Padstacks 篇】如何建立銲點檔

原文出處

	Your PDN Design Guide