Paul McLellan, Cadence
上一篇文章 介紹了 IBIS 和 AMI，並提到了行業內正在發生的一個重大變化： DDR5 標準將 (間接) 授權使用 AMI 模型。
DDR5
在預計將於今年夏季發佈的 DDR5 標準中，DRAM 將被指定涵蓋 DFE (判決回饋均衡) 能力。 而在實踐中，DFE 建模就意味著創建和使用 AMI 模型。 實際上，近十年來用於分析串列鏈路的技術正在擴展應用到並行記憶體介面領域。
然而，SerDes 和 DRAM 在本質上存在著一些差異。 串列鏈路通常很長且有損耗，而 DRAM 則較短且損耗較少。低損耗貌似值得稱讚，在某些方面它確實如此，但是反射會在低損耗鏈路中持續長時間的反彈，而在較長的串列鏈路中則由於高損耗而迅速衰減。 這就是 DRAM 需要使用 DFE 的原因：DFE 會消除錯誤並解決反射問題。 SerDes 中僅有一個發射器和一個接收器； 但是像 PC 和伺服器這樣的系統通常在同一條匯流排上有多個 DIMM，有時還會有未插入的插槽，以上這些都會使反射問題變得更加棘手。
雖然 JEDEC 尚未最終完成 DDR5 標準，但是不論是智慧財產權設計團隊、DRAM 供應商，還是我們在全力開發新一代信號完整性 (SI) 方案的 Sigrity 產品線團隊，都不希望耗時在等待上。 開發進展刻不容緩，我們需要及時地做出必要的改變和調整，以在最終標準出臺時滿足用戶要求。
AMI Builder
AMI Builder 的目標是使使用者能夠從已知、良好的 AMI 模組庫中快速構建符合 IBIS 的 AMI 模型，而不是從頭開始在空白文字編輯器上費力編寫容易出錯的代碼。 如果使用者不具備類似 C 語言的良好的軟體發展專業知識，那麼應用難度無疑會陡然增加。
AMI Builder 的基本方法是為發射器配置諸如 FFE (前饋均衡) 等構件。然後嚮導器會令用戶對參數進行設置，某些情況下也會對參數進行自動計算。 例如，上圖顯示的是為 FFE 設置參數，然後令其計算抽頭值。圖表可以直接從嚮導器中繪製，而無需執行模擬。
接收器路徑如上圖所示。AGC 表示自動增益控制，CTE (或 CTLE) 是連續時間 (線性) 等化器，DFE 代表判決回饋均衡。信號從通道左側進入，在右側則輸出資料和已恢復的時鐘。
一旦在嚮導器中設置好選項，模型就會立即被編譯成 DLL 並可進行模擬和測試。在測試過程中，模組可以根據需要被啟用、禁用、編輯或刪除。該流程的一大優勢是可以令用戶專注於架構而無需費心編碼，同時為使用者提供輕鬆迅捷地按鈕式模型創建方式。
AMI 建模和 AMI Builder 技術最初為 SerDes 應用程式而開發，現已擴展到 DDR 應用領域。
針對 DDR4 的 AMI
DDR4 已經帶來了一些新挑戰，特別是 DQ 掩膜一致性檢查。該功能可確保眼睛保持在掩膜之外，從而保證系統正常工作。 如上圖所示，掩膜是中間的矩形框，而信號則成功地圍繞其周遭，這意味著眼睛已睜開到足以符合標準的程度。
誤碼率 (BER) 分析也必不可少，因此我們需要通道模擬和浴盆曲線。這裡的浴盆曲線和與其同名的可靠性浴盆曲線毫無關係，後者用於在半導體使用壽命的開始和結束時顯示高故障率 (即早期故障期和後期老化期)。信號完整性浴盆曲線是通過給輸入信號添加抖動和雜訊來得到的。上圖的中心窗格即顯示浴盆曲線。其中有兩個浴盆，一個是使用抖動來獲得水準的 (時間角度) 浴盆，另一個則是使用雜訊來獲得垂直的 (信號角度) 浴盆。
由於需要的比特數量極大 (數十萬甚至數百萬)，使用 IBIS-AMI 模型估算BER模擬是唯一真正可行的方法。去年夏季，Cadence 為 DDR4 提供了第一款 IBIS-AMI 模型，並於今年初在 DesignCon 上進行展示。
與串列鏈路相比，DDR 的另一個變化是：由於它是一個平行介面，因而存在碼間干擾和同步開關雜訊，這些都需要在匯流排特性模擬中捕獲。
針對 DDR5 的 AMI
首先請注意，JEDEC 還沒有最終確定 DDR5 標準，因而任何改變都有可能發生。但是既然已經臨近發佈，那麼關鍵問題如數據速率的改變機率則非常之低。如下是相關描述：
 |
基於掩膜的合規性檢查 (應用於 DDR4 中，前文已做討論) 將繼續進行 |
|---|---|
|
電源電壓將從 DDR4 的 1.2V 降至 DDR5 的 1.1V |
|
資料速率將高達 6.4 Gbps |
|
片上端接 (上拉 VDDQ) 可用於位址匯流排，而不僅僅局限於資料匯流排 |
|
FFE、CTLE 和 DFE 預計將在控制器端用於資料匯流排 ( 有關均衡方法的更多詳細資訊，請參閱上一篇文章：了解 DDR5 技術之前你需要知道什麼是 IBIS 和 AMI ) |
|
資料匯流排方面，DFE 也將應用於記憶體端 |
如此看來，通道模擬和 AMI Builder 將成為引領未來設計的關鍵所在，特別是對於需要首次創建 AMI 模型的新一代工程師而言。
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
