By Team Sigrity, Cadence
過去幾年來，許多系統設計人員一直在使用 DDR4 RAM 元器件，並將其用於系統設計。隨著產品性能的不斷提高、電源預算的不斷降低，對更快速記憶體件的期望從未停止。在 2013 年，即使 DDR4 在主流設計中已被廣泛使用，DDR5 標準也仍在規範階段。儘管 DDR5 規範的最終版本還沒有在業內推廣，但 DDR5 的主要特性是眾所周知的：DDR5 將提供兩倍於 DDR4 RAM 的頻寬以及更高效的電源管理。
由於市場正在等待 DDR5 器件的正式使用，可能在 2018 年晚些時候，系統設計人員會為 DDR5 規範而感到更加焦慮。他們想知道為了支援新的RAM性能、利用提高的資料速率和功耗水準，需要花費多少來升級系統需求。因此，他們希望儘快開始基於已知 DDR5 特性的原型設計，然後研究在特定產品中使用 DDR5 匯流排系統。
對於有經驗的設計人員來說，使用新的記憶體介面來構建原型意味著要首先收集可表示介面行為的器件模型，接著透過 DDR5 規範採用新模型使用模擬工具或環境來驗證並模擬新功能。不幸的是，對於幾乎所有設計人員來說，進度都在這裡停滯不前，因為沒有 DDR5 RAM 的器件模型。
有人可能會說，記憶體件在寫週期中就是一個簡單的接收器，它可以用任何現有的 IBIS 接收器模型來表示。這在15 年前是可能實現的。然而，今天的事情已經不那麼簡單了。對於那些一直在使用如 3200Mbps 這樣更高速度的DDR4 RAM 來設計系統的工程師們，原因是顯而易見的。高資料速率記憶體採用串列鏈路濾波技術，如均衡，以確保信號品質。這些濾波方法僅由 IBIS-AMI 模型建模，由記憶體和控制器製造商提供。由於 DDR5 會有更快的速度，甚至更低的電壓擺幅，所以均衡更重要。因此，系統設計人員應該使用控制器和記憶體的先進模型來模擬新的 DDR5 介面。在這一點上，設計人員不能從製造商獲得任何模型。
現在，我們都可以感受到設計人員的痛苦：一方面他們急於構建一個系統，期望與 DDR5 RAM 的主要功能協同；另一方面，他們缺乏適合這種實驗的模型；更讓他們沮喪的是，這些模型可能暫時還不能使用。最讓設計工程師擔心的是，如果競爭對手先拿到模型，充分利用 DDR5 的優勢更早發佈產品。困難點並不止於此：即使模型可用，設計人員仍然不知道他們目前的模擬工具是否能夠支持 DDR5 新的資料傳輸特性所需的模擬功能。
作為工具提供商，主要目標之一應該是說明設計工程師脫離模型依賴，並提供選擇，以便他們能夠為新出現的介面/技術創建自己的模型。這能夠實現嗎？
對於 Sigrity 用戶來說，答案是 YES。事實上，對於那些使用 Sigrity SystemSI 2017 的工程師來說，解決方案已經在他們手中了！真是一個驚喜，但這是事實！
Sigrity SystemSI 有一個內置的 IBIS-AMI 模型生成器：AMIBuilder。這個嵌入式工具使用 SystemSI GUI，接受使用者定義的 AMI 模型參數，以使用者需要或預設的 IBISI/O 緩衝模型創建AMI模型。我們的用戶，包括我們的Cadence IP 團隊，一直在使用這個工具創建 DDR4 模型。最近，他們中的一些人使用 FFE / DFE 技術生成了DDR5 AMI 模型，並成功完成了測試系統設計和預測 DDR5 行為。這當然也使得許多設計工程師會擔心另一個問題：即使使用 DDR5 AMI 模型，我的模擬工具是否也支援 DDR5 匯流排所需的 DDR5 功能？ SystemSI 配備了兼顧電源的解決方案，使用了 Cadence 在匯流排特性描述和模擬中使用的通道模擬的專利技術。
所以，對於焦慮的設計工程師和 SI 工程師來說，不需要等待 DDR5 的最終規範、或者等待控制器和記憶體製造商提供 DDR5 模型；Sigrity SystemSI 可以幫助您創建原型，並幫助您瞭解 DDR5 如何在您的應用程式中工作。所以不用擔心了！
若您正在使用 SystemSI，想要瞭解有關 AMI Builder 的更多資訊，或者希望使用 SystemSI和AMI Builder 來探索 DDR5 設計，歡迎與 Cadence 授權代理商 Graser 聯繫。
譯文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
