近年來隨著高效能運算需求的持續增長，HBM (High Bandwidth Memory，高頻寬記憶體) 匯流排界面被應用到越來越多的晶片產品中，然而 HBM 的 layout 實現完全不同於傳統的 Package / PCB 設計，其基於 2.5D interposer 的設計中，由於 interposer 各層厚度非常薄且訊號線細，使得直流損耗、容性負載、容性 / 感性耦合等問題嚴重，給串擾和插損指標帶來了非常大的挑戰。
為應對這些挑戰，傳統上可以透過參數化建模進行大量例子掃描反覆運算模擬，來確定合適的方案。但由於 HBM 設計方案可變化的方式非常多，使得掃描模擬的工作量很大，同時大量的掃描模擬也對模擬運算資源和產品交付時間造成了很大的壓力。
本篇文章將針對上述 HBM 設計挑戰和傳統模擬流程上的問題，提出相應的解決方案。
HBM 模擬實例
HBM 模擬設計的關鍵在於，確定合適的 interposer 出線類型。HBM 的出線類型模擬確認流程在業界有兩種方式：
1. |
前模擬確認 |
|---|---|
即模擬工程師創建參數化的 HBM 出線類型模擬，透過模擬確認最佳出線類型，並反饋給 layout 工程師實現。相對來說效率較高，可嘗試大量的出線類型進而選擇更好的。這是一種主流的方式。 |
|
2. |
後模擬確認 |
即 layout 工程師做多種不同的設計用於模擬。相對來說效率較低，可嘗試的出線類型數量有限，難以獲得最佳值。本文將不做討論。 |
圖 1 HBM 出線類型截面
上圖 1 是 4 種簡化的 HBM 出線類型截面示意圖，這個設計方案中有 5 層金屬層，其中褐色為訊號，綠色為 GND。從這 4 種出線類型中可以看到，訊號和 GND 分佈的位置是不同的，對應的性能也會有所不同。這些位置資訊可以定義為變數資訊，而位置的變化就是變數的取值，因此，需要進行掃描模擬來判斷最佳位置。HBM 的出線類型相關的變數可達十幾種，比如：訊號金屬寬度 / 厚度、GND 金屬寬度、相對位置、介質厚度、縱向 GND 處理方式等。各種變數在不同的取值組合下，相應地、反覆運算的 case 數量會達到幾百種甚至更多，這需要在前模擬中完成。因此，傳統方法上獲得一個較好的出線類型有很大工作量和模擬時間需求。
如何在有限的時間內，在模擬少數 case 的情況下，就找到較好的答案？Cadence Optimality Intelligent System Explorer 的 AI 演算法在下圖 2 的 HBM 模擬設計流程中替代了傳統的遍歷掃描，實現了 AI 智慧參數化判別掃描，來加速反覆運算結果收斂。應用 AI 演算法使得計算幾十個例子所得的結果就能達到傳統數百個參數化模擬反覆運算的效果。
圖 2 HBM 模擬設計流程圖
根據使用者計畫模擬的 HBM 出線類型和對應的變數，將其在 Cadence Clarity 3D Workbench 中創建出 HBM 3D 結構圖，如下圖 3。
注意：所有需要參與參數化模擬的結構都要定義為變數，比如：金屬線寬度。
圖 3 HBM 3D 結構
完成 HBM 3D 結構設計、模擬埠頻率等設置後，在 Optimality Explorer 介面中勾選相關參與掃描的變數，並對變數取值範圍進行定義。變數取數值型別支援連接值、離散值、陣列三種類型，如下圖 4。離散和陣列類型是因為在生產中有些結構只有固定幾種選項可以選擇，比如：介質厚度、金屬厚度。
圖 4 參數掃描定義
完成變數參數定義後，接著定義相應埠的插損、串擾相關運算式及收斂目標函數，如下圖 5，以便用於 AI 模擬收斂。
圖 5 定義收斂目標函數
下圖 6 為模擬結果收斂紀錄圖表。從圖表上可以看到第 29 次的時候已經獲得非常好的值，這時用戶就可以停止本次模擬或者先用第 29 次的結果作下一步的模擬。Optimality Explorer 支持多 case 並行模擬，以進一步減少模擬時間。
圖 6 收斂紀錄圖表
將優化完成的 HBM 出線類型對應的 S 參數在時域裡驗證，如果能滿足要求，則將對應的參數傳遞給 interposer layout 工程師，並根據這些參數完成最終的 HBM 設計。最終，設計好的 HBM layout 導入 Clarity 3D Solver 中再次提取模型，並載入到 Cadence Sigrity Topology Explorer (TopXP) 中進行最後的時域眼圖模擬，如下圖 7。
圖 7 時域鏈路
總結
本例中應用了 Cadence 公司的 Optimality Explorer 優化，其內嵌 AI 演算法，並與 Clarity 3D Solver 的參數化模擬結合，幫助用戶快速收斂結果。Optimality Explorer 具有極強的樣本有效性，只需較少地反覆運算次數，即可得到一個較好的結果。內部 AI 優化演算法透過基於目標函數的前期評估結果建立替代函數 (概率模型)，來找到最小化目標函數的值。該 AI 演算法與傳統隨機或網格搜索的不同之處在於，它在嘗試下一組超參數時，會參考前期的評估結果，因此可以省去很多無用功，最終達到快速收斂的效果。
Optimality Explorer 可用於 Clarity 3D Solver 中所有參數化優化的專案設計，比如：PCB / Package / Interposer 訊號 S 參數優化及 TDR (Time-Domain Reflectometry，時域反射技術) 優化、HBM 訊號 S 參數優化、濾波器優化等。相比傳統的遍歷參數化模擬動輒幾百個掃描的例子，Optimality Explorer 通常只需幾十個例子的模擬就可以達到，大大提高了模擬效率，並節約計算資源。
如欲了解更多 Optimality Explorer 與 Clarity 3D Solver 產品詳情和案例應用，歡迎索取由 Cadence 台灣官方代理商-映陽科技所撰寫的【技術指南 ｜ 如何在 Clarity 使用 Optimality Explorer AI 技術進行最佳化分析】查看。
本文授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
