By Team Sigrity, Cadence

作為信號完整性工程師，我們知道在現今的數十億位元串列鏈路中使用自我調整均衡技術，可以抑制頻寬限制通道帶來的碼間串擾 (ISI)。但是我們目前是如何模擬的，特別是在諸如 PCI Express Gen 3、Gen 4 和 10GBASE-KR 等高速鏈路中，如何在實際的硬體中使用反向通道訓練進行 SerDes 發射器 (Tx) 與接收器 (Rx) 的均衡設置？

在多數情況下，我們使用 IBIS-AMI 模型來自動調整 Rx 等化器設置，同時手動掃描 Tx 等化器設置，以便在目前的模擬器限制下嘗試找到最佳誤碼率(BER)。
您對這種使用反向通道訓練的高速鏈路模擬方法有什麼想法？這可能是我們現有的、最好的模擬工具，但是該方法至少有三大問題。

首先，手動掃描 Tx 等化器設置非常耗時。而且，如果您還想要掃描一些互連通道參數，則所有組合數量會迅速爆炸式增長。如今，由於緊張的產品開發計畫，我們沒有時間來模擬所有可能的組合，因此需要一個滿足誤碼率和時間計畫表的解決方案。

其次，這個「令人滿意」的等化器設置不太可能成為系統的最佳等化器設置。令人滿意的設置可能足以滿足 BER 要求，但最佳的等化器設置為我們提供了最大的設計餘量和最大的靈活性。這些額外的設計餘量可重新配置信號完整性的折中方案，使我們更加靈活地進行佈線更改、元器件佈局更改以及進行其他系統的更改，從而可以實現更小的電路板尺寸、更低的成本和更快的上市時間。

最後，目前模擬方法的第三個問題是，它不能代表實際的 SerDes 硬體是如何工作的。 IBIS-AMI 建模的重點在於允許模擬類比實際硬體的均衡行為，反向通道訓練是其中的一個主要方面，可以顯著影響系統的誤碼率。反向通道訓練透過結合使用 Rx 和 Tx 等化器來實現這一點，與單獨調整方法相比，可以產生更好的誤碼率餘量。

有個好消息，IBIS 標準的最新改進將在 2018 年春季發佈，將支持反向通道訓練。 Cadence 已經基於內部和外部的客戶需求實現了對該功能的早期支持，目前在最新版本的 Sigrity™ SystemSI™ 中可用。

信號完整性工程師現在能夠將反向通道演算法整合到他們的 IBIS-AMI 模型中，以與實際 SerDes 硬體設備相同的方式自動優化 Tx 和 Rx 均衡設置。 這樣節省了大量的時間，同時也使信號完整性工程師有可能藉由反向通道模擬獲得額外的設計餘量來改進其數千兆串列鏈路設計。

延伸閱讀

	今天就用DDR5技術設計資料匯流排？ 是的，這是可行的！
	透過人工神經網路探討信號完整性的未來
	多千兆序列介面的信號完整性方法

原文出處

	Improve High-Speed Serial Link Design with IBIS-AMI Backchannel Simulation