By Cadence

本文要點

	PCB 差動對的基礎知識。
	差動對佈線指南，實現更好的佈線設計。
	高效利用 PCB 設計工具。

「眾人拾柴火焰高」 ——資源整合通常會帶來更好的結果。畢竟「三個臭皮匠，頂個諸葛亮」，在電子領域也是如此：較之單一的走線，差動對佈線更受青睞。

不過，差動訊號對 (Differential Pair) 佈線可能沒那麼容易，因為它們必須遵循特定的規則，這樣才能確保訊號的性能。這些規則決定了一些細節，如差動對的走線寬度和間距，以及許多其他方面，如導線如何在電路板上一起佈線。如果使用了大量的差動對，即使設計師已經為每個訊號佈設了兩條單獨的走線，也會對電路板其他部分的佈線產生很大的影響。本文將詳細介紹差動對的佈線和一些需要注意的潛在問題。

PCB 差動對的基礎知識

在開始了解差動對佈線的潛在困難和解決方案之前，先回顧一下基礎知識。有過 PCB layout 經驗的人一定熟悉單端訊號。單端訊號是指在一條走線上傳輸訊號，然後使用一個共同的參考平面作為訊號的返回路徑。當我們在電路板上佈線時，接地平面是訊號的返回路徑，這就是單端訊號。大多數 PCB 網路都是這樣佈線的。

然而，這種佈線方式有一個問題：隨著傳輸線速度提高，單端訊號可能會受到一些問題的影響，包括串擾雜訊和電磁干擾 (EMI)。此時，差動訊號就派上了用場。

差動訊號使用兩個互補的訊號來傳輸一個資料訊號，但第二個訊號與第一個訊號的相位相反。訊號接收器使用反相和同相訊號之間的差異來破譯資訊。使用差動對佈線傳輸訊號有一些重要的好處，首先是能減少雜訊和 EMI：

	傳入的干擾將被均等地添加到反相和同相的訊號中。由於接收器是對兩個訊號之間的差異作出反應，無論是否受到影響，影響都是最小的。與影響單端訊號的干擾相比，這樣的性能要好得多。
	差動對的電磁場大小相等，但極性相反，因此來自兩條走線的干擾通常可以相互抵消。

與單端訊號相比，差動對還有一個優勢，那就是它們可以在較低的電壓下工作。單條走線必須在較高的電壓下工作，以確保其信噪比 (SNR) 足以抵禦任何傳入的雜訊。差動對對雜訊的抗干擾能力更強，因此需要的電壓更低，這提供了一些額外的好處：

	所需的電壓更低意味著功耗也更低。
	訊號的電壓轉換將更小，有助於確保電路板的電源完整性。
	在較低的訊號電壓下可以使用較高的工作頻率。
	電壓越低，輻射的 EMI 就越少。

如上所述，在電路板上使用差動訊號有諸多好處，但也要付出一些代價。

PCB layout 中與差動對相關的問題

如上文所述，使用差動對佈線有諸多好處，但也有一些缺點。第一個也是最明顯的問題是，必須為每個訊號佈設兩條走線。這不僅使電路板上的佈線量增加了一倍，而且由於差動對有額外的規則，還會佔用更多的空間。我們來看看設計師在進行差動對佈線時不得不面對的一些難題。

差動對中兩條走線的長度必須相等

差動對的一大優勢是，透過兩個極性相反的均等訊號來代表訊號，可以 消除雜訊 和 EMI。但如果線路的長度不相等，這種平衡就會遭到破壞，並可能反過來產生共模雜訊和嚴重的 EMI 問題。如果線路的長度不一致，訊號的上升和下降時間越長，問題就會越嚴重。

差動對走線的寬度和間距必須始終保持一致

走線靠得越近，差動對之間的耦合性就越好。然而，當走線的間距發生變化時，差動阻抗也會發生變化，從而導致阻抗不匹配以及額外的潛在雜訊和 EMI。為了避免這種情況，差動對必須一起佈線，並且寬度要相同，當在電路板上的障礙物 (如過孔或較小的器件) 周圍進行佈線時，這可能是個難題。

為了讓差動對佈線發揮最佳性能，要遵循一些基本規則，接下來將一一討論。

差動對佈線指南

為了在電路板上獲得最佳的訊號性能和完整性，以下是 PCB 設計師需要注意的一些差動對佈線規則：

1. 差動對需要一起佈線

對於佈線團隊來說，差動對的兩條走線需要清楚地標記為差動對，以便在訊號的整個長度上一起佈線。

	如果可能的話，儘量避免使用過孔。如果必須要使用，應該對稱擺放一對過孔。儘量使過孔靠得很近，它們相對於佈線焊盤的位置應該是均等的。
	最好使用內層佈線，以儘量減少串擾，但這意味著使用過孔過渡到各層。
	確保差動對與其他走線彼此分離。通常，間隔距離應為正常走線寬度間距的三倍。
	如果可能的話，考慮在相鄰的訊號層上進行側面差動對佈線。這將帶來更高的佈線密度和更好的串擾控制。

2. 兩條走線之間的佈線保持對稱

成功的差動對佈線應該使兩條線路之間形成鏡像。要做到這一點，在佈線時要考慮：

	規劃佈線方式，避免障礙物，如過孔或無源元件，以保持差動對的對稱性 (如上圖所示)。
	規劃焊盤入口和出口的佈線，使走線之間盡可能形成鏡像。
	在走線的整個長度上使用相同的走線寬度。
	差動對走線之間的間距保持一致。

3. 差動對走線的長度保持一致

如前所述，差動對走線的長度必須是相同的。為此，可以在較短的那條線路上添加蛇形走線，使兩者長度相等。雖然這將稍微改變線路的對稱性，但長度相等更加重要。如果長度不均等是由於焊盤位置不對稱，可試著在線路的這個區域添加蛇形走線。

雖然在進行差動對佈線時需要關注很多問題，但 PCB 設計 CAD 工具通常有很多功能，可以説明我們配置差動對佈線的方式。

使用 PCB 設計 CAD 工具進行差動對佈線

曾幾何時，PCB layout 設計師只能手動進行差動對佈線。他們需要花費大量精力來確保線路保持對稱，而在佈線之後再修改走線堪稱一場噩夢。現在， Cadence Allegro PCB Designer 這樣的工具提供了自動的差動對佈線功能，在佈線時可以輕鬆確保差動對之間保持適當的寬度和間距。此外，還可以添加一些規則和約束，以管理差動對的各個方面。

在上圖中可以看到，Cadence 的 PCB layout 工具中使用 Constraint Manager 來管理包括差動對在內的不同設計規則。其中包括走線的寬度和間距，允許走線蜿蜒的長度，以及佈線圖，包括焊盤的入口和出口。借助這一工具，我們可以為差動對輸入所有相關的規則，確保它們符合具體的電路需求。

如果想要瞭解更多 Allegro PCB Designer 及其 Constraint Manager 的設計功能，歡迎聯繫 Cadence 台灣授權代理商 - 映陽科技團隊。

如果想要充實更多 高速訊號相關原理知識，亦歡迎點擊下方圖片了解 eLearning 課程：

延伸閱讀

	精彩回顧 ｜Allegro 17.4 高速訊號最佳化過孔結構與背鑽處理
	直播回顧 ｜OrCAD Capture CIS 的線上零件搜尋與使用
	實用筆記 ｜ PCB 高速電路板 Layout 設計指南
	SI/PI 聊 Sim 室 ｜ 常見訊號完整性問題

原文出處

	Efficient Differential Pair Routing Guidelines to Speed Up PCB Routing