隨著工業上對新型自動化、消費者對無線設備，以及醫療和航空航太等領域對技術發展的需求日益增長，這些領域對 PCB 的需求也在不斷升級。如果我們能緊跟需求，設計出更小且更複雜的電路板，便能實現 PCB 設計工具市場的增長。對於 PCB 設計人員而言，這意味著在設計方面所面臨的新挑戰比以往任何時候都多。
高速 PCB 的 layout 設計基於我們作為 PCB 設計人員已經掌握的技能。元器件的佈局仍需要符合可製造性設計以及測試要求，而走線規劃仍將採用業界公認的寬度和間距設計規則。然而，本文提出了我們都需要熟悉的一些更嚴格的高速電路相關要求和設計實踐。我們將對其中部分進行詳細說明，讓您快速理解高速 layout 設計。
從電路圖開始
有些人可能認為在高速 PCB 的 layout 設計中，電路圖是最無需擔心的，但我們有不同看法。除了將電路邏輯推及佈局工具之外，電路圖一直以來都是電路物理 layout 的圖形表示。創建一個雜亂無序的電路圖只會增加佈局的難度，因為電路的意圖沒有得到清楚傳達。談到高速設計，意圖清晰極為重要。
在高速設計電路圖中，無需擔心使用多張電路圖來展開電路。關鍵是要有邏輯地表示出電路流程，使之在物理設計佈局時容易理解。對於信號路徑尤其如此，這些元器件和線網組共同構成一個完整的高速電路。為了在 PCB 上正確佈局信號路徑，設計人員需要清楚瞭解其在電路圖上的實際路徑。
可以透過在電路圖中添加一些額外細節來進行幫助：
 |
關鍵元器件的放置位置以及所處板側。 |
|---|---|
|
特定元器件周圍的禁止佈線區域。 |
|
差動對佈線資訊。 |
|
高速佈線資訊，例如對走線長度、匹配線長、拓撲結構和阻抗控制線的限制。 |
儘量向電路圖中添加更多資訊，以說明闡明佈局電路板的意圖。如果是由其他人為我們執行佈局，這點則更為關鍵，同時還有助於我們保持條理。
對於高速設計，瞭解電路板的要求至關重要。
板材和疊層
我們擁有的最重要的一大資源便是 PCB 製造商。開始進行一個新設計時，應儘快與廠方和元件供應商聯繫。高速設計時，他們將能幫助我們做出最佳的板材和疊層決策。
進行電路板的疊層規劃時，還應該使用阻抗計算器。很多高級計算器都通過可以輸入板材和厚度來計算帶狀線和微帶線的走線寬度。
元器件放置
首先，高速設計中的元器件佈局應遵循標準 PCB 佈局實踐和設計規則。這意味著一如既往地按照 DFM 和 DFT 指南放置元器件。根據高速電路的路徑來佈置元器件則更加複雜。
過去，我們可以根據需要自由地將元器件分散佈置到電路板上，以便平衡佈局或提供額外的佈線空間，而現在則需要優先考慮電路路徑。高速電路中，通常需要將特定元器件放置的非常緊湊，從而最大程度減小信號的傳播距離。
此外，還需要遵循電路圖中列出的電路路徑，以確保關鍵線網的引腳連接最為直接。這通常會變成一場為保持 DFM 和 DFT 的標準佈局規則的權衡，而這需要設計人員的專業技能來實現一種滿足所有要求的佈局。
此外，放置元器件時，還需要注意避免信號走線穿過分離平面。對於高速設計，確保每個信號都有清晰的返回路徑更為重要。在設計中，還可能會遇到比正常情況下更大的散熱問題。這意味著，高速設計的降溫要求可能更高，因此需要考慮為成品設備送風，以防止元器件過熱。
在電路板設計時，採用智慧高速佈局可儘量減少設計問題的產生。
佈線高速 PCB 電路
在高速設計中，大量走線的佈置都同以往一樣。可能存在的一個區別便是走線之間的長度要求。一些走線會有最小長度要求，而另一些則可能有最大長度要求，甚至還可能需要與其他走線的長度相匹配。PCB 設計 CAD 系統的功能可以說明我們完成這樣的佈線任務。對阻抗控制佈線的走線寬度計算（在設置電路板疊層時首先檢查的走線）將有助於高速佈線規則和屬性的設置。
最直接的走線路徑並不總是我們需要的佈線方案。例如，所有連線可能需要採用菊輪鍊式(daisy chain)佈線，而這將增加線網的總長度。此時，可能需要調整元器件的位置，以便更好地設置所需的高速走線。還需要進行高速傳輸線路的佈線，這時需要注意整個信號路徑，而不僅僅是從積體電路的驅動器引腳到電阻元件的走線。這是因為信號路徑貫穿從驅動器到接收器的所有元器件；也即所謂的擴展網或 xnet。
設計高速電路板時，從一開始便需要考慮很多方面，是我們 PCB 設計人員對已經具備的技能的拓展。
Allegro® PCB 設計工具可為我們提供大量幫助。借助這些工具，我們能夠輕鬆地佈線差動對、匹配線長、高速拓撲結構和信號路徑。此外，Allegro PCB 設計工具還擁有完整的設計規則，有助於我們在高速 PCB 設計中保持良好進展。
中文版授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
