隨著產品設計的多樣性，對高速規格需求也不斷增加，我們可以利用 Cadence 所設計的 Workflow 以及實用工具，輕鬆設定好端到端的高速訊號模擬，並藉由所生成的眼圖和浴盆曲線快速掌握傳輸通道對訊號的影響。
Cadence 新一代訊號完整性與電源完整性 (SI/PI) 解決方案 – Sigrity X 提供模擬速度和設計處理量高達 10 倍的效能，亦提供跨不同分析工作流程的無縫轉換，從而簡化詳細系統級 SI/PI 分析之設置時間的全新使用者經驗，使得 PCB 與 IC 封裝工程師可合併端對端、多結構、多板系統 (從傳送端到接收端，或供電端和受電端) 設計，追求 SI/PI 簽核成功。
本次 Workshop 視頻將傳授如何使用 Sigrity X 中的 Topology Workbench 工具分析 SerDes 通道模擬並優化 EQ 參數以獲得最佳通道性能。
| 視頻 節點 | 課程內容 |
|---|---|
00 : 00 : 01 |
本場議題介紹和大綱說明 |
00 : 01 : 48 |
Topology Workbench 介紹 |
00 : 03 : 00 |
Workbench 涵蓋功能說明 |
00 : 05 : 25 |
Topology Explorer / SystemSI 高速介面訊號模擬 |
00 : 07 : 17 |
SerDes 架構簡述 |
00 : 09 : 36 |
高速序列傳輸範例 |
00 : 10 : 29 |
通道模擬 : Pre-Sim / Post-Sim |
00 : 11 : 24 |
Pre–Sim 流程要點 |
00 : 15 : 10 |
Post–Sim 流程要點 |
00 : 20 : 00 |
完整 SI 方案 - Allegro + Clarity + SystemSI |
00 : 21 : 47 |
案例演示 : Pre-Sim 通道模擬 |
00 : 49 : 49 |
案例演示 : Post-Sim 通道模擬 |
00 : 59 : 03 |
總結 |
