本文要點

	DDR 記憶體佈線的重要性及佈線時的關鍵注意事項。
	從扇出佈線 (escape routing) 和端接，到佈線和高密度互連 (HDI) 設計的佈線技巧，有效進行 DDR 記憶體設計。
	進階 PCB 設計工具的哪些功能有助於順利完成設計。

在過去，人們認為電腦是一個用於完成特定目的的物體或設備，就像給微波爐或洗衣機連接插座一樣。儘管在當今情況已經大有不同，但大多數人依然不瞭解我們每天實際上會使用多少運算能力。所有的智慧手機、汽車系統和 IoT 設備都依賴運算能力來完成各自的工作，而如果不使用 DDR 記憶體，這一切都無法實現。

從 20 世紀 90 年代末開始，DDR 記憶體標準問世，以便使用者更快地進入存儲在記憶體中的資料。自推出以來，每 5 年左右，DDR 記憶體都會經歷增量改進，以提高其性能和能力。儘管 DDR3 和 DDR4 仍在使用中，但隨著 DDR5 的最新推出，我們現在迎來了新一代的性能標準。

為了達到這種性能水準，必須精確設計和規劃印刷電路板來適應 DDR 記憶體的高速需求。讓我們詳細瞭解一下存在哪些要求，以及如何成功在 PCB 上進行 DDR 佈線。

什麼是 DDR 佈線，為何如此重要？

電腦記憶體與處理器協同工作，在 CPU 時鐘週期內發送和接收信號。最初，這種交換在每個時鐘週期以單一資料速率 (SDR) 記憶體配置進行一次。為了提高資料交換的速度和性能，現在每個時鐘週期發送和接收兩次信號，即雙倍數據速率 (DDR)。如今，DDR 記憶體已取代 SDR 記憶體，成為了記憶體配置的標準。

到目前為止，DDR 的使用時間已經超過了 20 年，在此期間，它經過了定期的更新，提高了速度和性能。當前使用的版本是 DDR3 和 DDR4，而 DDR5 最近也已經問世。任何使用記憶體的印刷電路板設計都極有可能在其中使用某些版本的 DDR 記憶體標準。PCB 設計工程師需要在記憶體電路的佈線中注重精確度，才能滿足性能規範。

DDR 佈線要點：一切都與時序相關

DDR 記憶體佈線中最重要的事情是滿足其時序規範。需要對各個信號進行定時，以便在與之關聯的時鐘線的上升沿和下降沿擷取資料。由於無法加快電信號的速度，因此控制時序的唯一方法是放慢電信號的速度，讓它們在適當的時刻同時到達。為了實現這一點，要在蛇形佈線 (serpentine routing) 的設計方法中增加走線的長度，如上圖所示。

必須滿足這些規範，記憶體才能正常運行。對於 PCB 設計工程師來說，要讓佈線符合時序要求，借助 CAD 軟體的設計約束非常重要。可以將這些約束條件設置為符合特定的長度，並自動進行蛇形圖案佈線，以便將走線佈置到正確的長度。

但是，與任何高速設計一樣，必須將所有這些約束嵌入到 PCB 的整個設計參數中。例如，佈置在電路板外層上的走線因為參考平面的不同，將具有與內層走線不同的時序特性。在僅與一個相鄰平面相鄰的外層上進行佈線的微帶線配置，其性能將不同於夾在兩個平面之間的內層佈線的帶狀線配置。在規劃 DDR 佈線以實現最佳電路性能時，PCB 設計工程師必須考慮所有這些因素。隨著各個新版本的 DDR 相繼推出，時序規範變得越來越嚴格，因此需要更高的佈線精確度。

現在，讓我們更深入地瞭解一下 DDR 佈線的詳細資訊。首先，我們來看一下 BGA 區域扇出佈線，以及在傳輸線中需要匹配的端接。然後，我們將瞭解一下 PCB 設計中的 DDR3 和 DDR4 佈線指南以及常規 DDR 佈線技術和 HDI 佈線。

DDR 佈線：逐步執行

DDR 記憶體佈線不僅僅是連接走線。從最初的扇出，一直到佈線結束，都必須仔細進行佈線規劃。

第一步：設計 BGA 區域扇出

佈線時，首先要在電路板上將零件擺放妥當 —— DDR 記憶體佈線也不例外。我們建議按照以下順序擺放零件：

您可能會發現，高密度器件也可能需要在焊盤和微孔中使用過孔。

不要忽略匹配端接的正確擺放和佈線

即使走線看起來很短，它們也會給高速數位電路線增加一些延遲，而這些延遲可能會引起反射問題。如果走線未正確端接，則電壓波可能會沿著線路傳播回去，從而與原始信號波發生碰撞。根據反射波的極性，這可以抵消原始信號波，也可以增強信號原始波。當線路的阻抗由於過孔、連接器和樁線 (stub) 而改變其特性時，就可能會發生以上問題。為了解決這個問題，應於線上增加串聯端接，以增加電阻使得特性阻抗匹配。

DDR3 佈線指南

DDR3 標準於 2007 年推出，取代了 DDR2並一直沿用至今。DDR3 DIMM 封裝上可以有 240 個引腳，這意味著需要佈置許多高速線路。需要佈置的線路如此之多，空間將受到限制，並可能導致串擾，這可能會致使電路信號完整性出現問題。與任何 DDR 佈線一樣，也需要嚴格控制關鍵線路（如數據、位址、時鐘和控制信號）的走線長度，以實現最佳性能。

DDR4 佈線指南

不斷發展的 DDR4 標準更改了系統架構——DDR3 使用的是 240 個引腳的 DIMM 封裝，而 DDR4 的引腳數量增加到了 288。這提升了 DDR4 的功能和速度，同時降低了所需的電壓。這也加大了 PCB 設計的難度。除了添加更多關鍵線路以進行佈線外，對精確的佈局和佈線技術的需求也不斷增加。

將 DDR 佈線技術整合到您的設計中

要成功完成 DDR 記憶體佈線，設計必須具有最佳的部件佈局，並且必須有適當的佈線規劃。不同版本的 DDR 記憶體需要不同的佈線拓撲。T 拓撲佈線方法在舊版本的 DDR 記憶體上效果良好，但它不能處理更高的 DDR3 和 DDR4 信號速率。取而代之的是，fly-by 拓撲能夠以其菊輪鏈模式提供更好的效果，而菊輪鏈模式也極大地改善了信號完整性。

高密度互連和高密度互連佈線注意事項

如果要設計帶有 DDR 記憶體佈線的電路板，則可能會使用高密度互連 (HDI) 設計。這意味著要能夠把所有電路塞進電路板，將需要在具有更細的走線、更小的過孔和焊盤，在更薄的基板上設計更多的層。正確完成 HDI 設計後，除了可以創建尺寸更小的電路板之外，還可以獲得許多優勢，例如減少電磁干擾 (EMI)。需要權衡的一點是，成功的 HDI 設計意味著 PCB 設計工程師需要更多地關注細節。

用於 DDR 佈線的理想 PCB 設計工具

要成功對 DDR 記憶體配置進行佈線，需要使用合適的 PCB 設計軟體，提供成功完成設計所需的全部功能。這不僅包括創建器件封裝並將這些零件擺放在電路板上，而且還需要一套完全可配置的設計規則和約束條件，以便指定 DDR 信號的長度和飛行時間。然後則需要最先進的佈線功能，以正確的長度恰當地進行佈線。

同時，該工具還應可用於進階DDR 佈線，Allegro^® PCB Designer 可提供上述所有功能，幫助您順利完成設計，在激烈的市場競爭中脫穎而出。

1 分鐘走線技巧視頻將帶你快速瞭解如何在設計前期，透過 Allegro PCB Designer 軟體輕鬆定位並修復製造檢查遺漏的佈線品質問題：

延伸閱讀

	線上學堂 | 極致 PCB 設計全流程五：PCB 佈線設計
	了解 AMI 與 IBIS 之後你需要知道：如何輕鬆完成 DDR5 設計
	產業觀察 | DDR5的時代已經到來
	實用 HDMI 設計攻略，PCB 設計還有這種操作？
	如何在 PCB 軟硬結合板設計中執行層間檢查

原文出處

	Overview of DDR Routing