By Jiefu Wu, Graser

【 PCB 設計同步分析 】系列專題將解密六大隱藏分析技巧，幫助 EE、Layout 人員在設計前期階段不需依靠 SI / PI 專家就能做初步的模擬分析，快速找出並排除常見訊號 / 電源問題，提升設計品質和效率。接下來會帶領大家一一解鎖 IR Drop、Coupling、Impedance、Crosstalk、Reflection、Return Path 分析技巧，歡迎共同探討。

現今電子產品的訊號速度越來越快，訊號傳輸的阻抗連續性與阻抗匹配對電子產品的運作至關重要；而良好的阻抗控制，除了在硬體設計時的規劃外，在 PCB 設計階段針對訊號傳輸路徑進行分析並對走線做最佳化修正，避免阻抗不連續，亦是必要的過程。

本篇將透過設計實例與大家分享如何使用 Allegro 的 Impedance 分析功能，在 PCB 佈線過程中同步進行訊號特性阻抗分析，幫助 PCB Layout 工程師即時修正 PCB 走線設計。

何謂特性阻抗?

PCB「訊號管線」上的「美麗阻礙」

照慣例，在開始之前我們先來說說什麼是特性阻抗。
想像一下，某天你興高采烈地來到水上樂園，兩眼直盯著滑水道打算玩個痛快，排了半天的隊總算輪到你，結果滑下去沒多久就遇到一個凹洞！你的屁股會不會開花呢？
所以，如果將 PCB 上的訊號線想像成自來水管，水在水管中流動。當水從比較寬的水管往下流動時，突然尾段水管變窄了，部分的水流無法繼續前進，那就會往回沖了。同樣的情況拿到 PCB 上來說，如果訊號傳輸路徑有很大的變化，在上頭的訊號便無法穩定的傳輸，訊號不穩定，系統運作就不正常。

因此簡單地說，Impedance 就是訊號以穩定的速度沿著傳輸線傳播，並且傳輸線具有相同的橫截面，當訊號沿著這條線前進時，所遭遇到的阻礙都是一樣的，這被視為傳輸線的一種特性，也就是特性阻抗。

[ 科普小常識 : 阻抗為電路中電阻、電感、電容對交流電的阻礙作用之統稱。 ]

為什麼需要 Impedance 分析?

訊號走線 - 專注完美、近乎苛求

一般在設計 PCB 時，Impedance discontinuity (阻抗不連續) 常於以下幾種情況發生：

以往 PCB 設計工程師在處理走線部分時，多半使用目視檢查 DRC 或是使用檢查工具，如 Segments Over Voids 來評估走線過孔是否需要修整。如果你足夠細心，會詳細檢查並修正設計，基本上成果應該不會有太大問題。但是老樣子，天有不測風雲，人有旦夕禍福。

PCB Layout 上的走線千百條，就像那藍色蜘蛛網，剪不斷，理還亂。有時候眼睛一花，你就忽略了本來需要修正的地方；就執筆者本身的經驗，就常遭遇到如上提及的情況：訊號線寬改變以及走線過 Moat (壕溝)，尤其是當客戶不斷要求修改設計的時候。

在某個案例裡，某位新進人員原本 Layout 走線已近完成階段。但是，就在這個時間點，客戶要求修改設計，某些訊號需要做調整、某些元件要移動，而 PCB 重重走線如 宋‧戴石屏《憐薄命》詞：「道旁楊柳依依，千絲萬縷，擰不住一分愁緒。」苦哇!
千修萬改總還是有了疏漏。 某些訊號走線忘了調整，到了要出圖的時候才發現。
不幸中的大幸是，板子還沒開始製造，急急忙忙地開始加班修改，人仰馬翻!

各位是否也都曾遭遇過類似上述痛苦經驗呢? 若能在修改 PCB 設計時，能有一個直觀的輔助分析工具幫助工程師即時分析、即時檢查、即時修正，將可大大減少錯誤發生的機會。套一句老哏，超前部署，避免心血結晶於最後關頭付之一炬，讓 PCB 設計工程師晚上能夠安心睡個好覺。

如何執行 Impedance 分析

現在 Allegro 中導入了 Sigrity 專業的模擬分析技術，將 IDA (In-Design Analysis, 設計同步分析) 帶入 PCB 設計流程之中，幫助 PCB 設計工程師即時分析 Layout 設計，並修正不理想的部分。重點是在執行 Impedance 分析功能時，不需要任何複雜設定便可針對訊號走線阻抗進行快篩分析，大幅減低操作上的難度，以提升 Layout 的品質，並減少產品量產後因訊號不穩而需要召回的重大損失。

PS. IDA 中的另外一項 Coupling 分析也是一樣不需要任何複雜設定，照著檢查流程執行即可快篩耦合干擾問題，歡迎參閱【 上一篇 : Coupling 分析技巧 】，了解更多細節。

下方影片將帶你快速瞭解 Allegro 的 Impedance 分析工作流程。

( 中文配音 ; 建議開啟音訊聆聽觀看 )

※ 下一篇文章預告：Crosstalk 分析技巧

更多【 PCB 設計同步分析隱藏技巧 】系列專題文章：

	技巧一 : 電源設計最佳化 IR Drop
	技巧二 : 訊號耦合干擾 Coupling