Shape 与走线编辑

实时预览覆铜；设置相关属性后，移除相连对象或复制走线时可保留 Net 分配。

属性与约束管理

可批量修改受支持对象的属性，查看 Net 级约束覆盖。

DFA 装配检查

检查引脚间距、扇出一致性与 Via 居中。

高速参数化结构

创建可调整、复用的差分对／单端 Via 结构。

Footprint 模板

快速创建符合 IPC 规范的 Footprint。

3D 视图与机械协同

查看多板配置与系统连接，并改善 ECAD-MCAD 数据交换及变更审阅。

RLGC 模型提取

从 Layout 生成与 SPICE 兼容 的电路模型。

APD X AI ASR

强化功能等效布线、Die-Pin Breakout 与 Die-to-Die 屏蔽。

APD X AI Power / Ground Generator

以 Stitching Via 与可编辑 Shape 创建电源／接地连接。

APD Daisy-chain (菊花链)

支持整条链或链中个别 Pin 编辑，并改善排列、导出与显示。

自动创建差分对

通过 Constraint Manager 识别匹配的正负信号并创建差分对，无须维护独立配置文件。

Pin Delay 导入验证

自动检查数据，导入前审阅、修改及排除项目。

原理图导航与窗口管理

以 Minimap 快速定位页面区域，并以选项卡切换堆叠的工作窗口。

系统集成与 3D 导出

支持导入 MCM 设计、验证跨设计连通性，并以 .scf 导出 3D 系统。

Layout Mode 集成分析

通过 Clarity 3D QS 提取 RLGC 模型，并以 LayoutLink Profile 执行跨设计反射分析。

可靠性参数复用

将已验证参数存为 Profile，跨设计应用并通过 CSV 审阅更新。

元器件库

新增 Murata 与 TAIYO YUDEN 元器件库，扩充可用的仿真模型。

模型与子电路选择

依条件智能选择模型与子电路，支持模型扫描与变体分析。

仿真设置

通过 Persona 应用预定义仿真选项，加快设置流程并提升跨项目的一致性。

应力分析

支持依环境温度进行电阻降额，强化应力 (Smoke) 分析流程。

高频热噪声建模

可启用量子修正计算，改善极高频或极低温下的电阻热噪声模型。

自定义测量

提供通用 MATLAB 与 Tcl 测量函数，支持高级自定义分析与验证流程。

存储器测量报告

支持 LPDDR6 与 HBM4，并在 Parallel Bus Analysis 中支持同步读写周期仿真。

串行链路验证

支持多通道分析、通道特性分析及 PCI Express Gen 7 兼容性验证。

跨设计分析

强化相连 PCB 与封装设计的信号行为分析。

多设计反射分析

通过 System Configuration 与 LayoutLink 文件，复用跨设计连接与分析设置。

RLGC 电路模型

于 IME 流程中，从 Layout 结构直接生成与 SPICE 兼容 的 RLGC 模型。

系统建模

支持 IBIS-EMD、线性缓冲器模型及自动提取 Broadband SPICE 模型。

瞬态电路仿真

可直接于 Serial Link Analysis 中执行。

波形查看

新增 Grid Curve Viewer 并排分析，强化测量、曲线筛选、CSV 导出与结果管理。

高速 PCB 直播间 17 ｜ 背钻 (Backdrill) 应用高级技巧

电子书 ｜ 在 Allegro X 中进行 HDI 设计：从叠层到签核的完整工作流程指南

【On-Demand Webinar】如何使用 Allegro X System Capture 分析原理图完整性 / 可靠性