低功耗双倍数据速率 (LPDDR) 内存是现代半导体器件的重要组成部分,尤其是在移动、物联网和汽车应用中。最新一代 LPDDR,即 LPDDR5X,在提升数据速率的同时,进一步优化了能效并降低了延迟。在设计和验证 LPDDR5X 系统时,需要确保信号完整性并符合 JEDEC 标准。为了实现可靠、高性能的 LPDDR5X 系统设计,Cadence Sigrity X Advanced SI 提供了一个全面的建模、仿真和信号完整性分析平台。要执行 LPDDR5X 签核仿真,用户必须拥有高级 SI 许可证。
Sigrity X Advanced SI 技术可为 PCB 和集成电路封装设计提供领先的信号完整性分析,频率范围涵盖直流至 56GHz 以上,具有自动裸片到裸片 (die-to-die) 信号完整性分析、拓扑探索和高速接口仿真等先进功能。它支持 IBIS-AMI 模型和可定制的合规性工具套件,利用频域、时域和统计分析方法,确保您的设计符合严格的标准。

在本文中,我们将探讨如何使用 Cadence Sigrity X Advanced SI 对 LPDDR5X 设计拓扑进行总线仿真和分析,内容涵盖 LPDDR5 与 LPDDR5X 之间的本质区别、时钟机制以及 LPDDR5X 系统仿真的关键步骤。
LPDDR5X 概述
标准版本 LPDDR5X 由联合电子设备工程委员会 (JEDEC) 于 2021 年 6 月发布,是一种专用的同步 LPDDRx 存储器。与 LPDDR5 相比,这款低功耗 DDR 存储器提供更高的数据速率、更优的能效以及更低的延迟。LPDDR5X 支持高达 8533MT/s 的数据速率,专为需要高带宽、低延迟和低功耗的应用场景而设计。
LPDDR5 与 LPDDR5X
LPDDR5 和 LPDDR5X 是两种低功耗双倍数据速率存储器,在现代计算系统中发挥着至关重要的作用。两者的主要区别体现在以下几个方面:
数据速率 (Data rates) |
|
LPDDR5 的数据速率高达 6400 Mbps,而 LPDDR5X 的数据速率高达 8533 Mbps 或更高。 |
|
能效 (Power efficiency) |
|
LPDDR5X 引入更多功能和优化 (如更低的 I/O 电压水平和改进的时钟机制),进一步提升了功率效率。 |
|
延迟 (Latency) |
|
与 LPDDR5 相比,LPDDR5X 的延迟较低,时钟周期 (tCK) 更短,CAS 延迟 (tCL)、行到列延迟 (tRCD)、行预充电时间 (tRP) 和写入恢复时间 (tWR) 更短。 |
LPDDR5X 的时钟机制
LPDDR5X 引入了不同的读写时序参考,使用写时钟 (WCK) 用于写周期,使用读数据选通 (RDQS) 用于读周期。系统时钟 (CK) 用于同步内存控制器和 DRAM 的操作。时钟分频器对系统时钟进行分频,产生写时钟和其他必要的时钟信号。LPDDR5X 支持不同的时钟比率,以平衡性能与功耗。
使用 Topology Workbench 完成 LPDDR5X 系统的设计与仿真
要使用 Sigrity X Advanced SI 对 LPDDR5X 设计拓扑进行总线仿真和分析,需遵循以下步骤:
| 1. | 启动 Topology Workbench,加载 LPDDR5X 设计拓扑。 |
|---|---|
| 2. | 设置分析选项,包括仿真类型、工艺角、I/O 模型、激励模式及其他设置。 |
| 3. | Mask 的定义和设置 |
| 4. | 运行总线仿真并生成波形结果,包括 2D 曲线、眼图、浴盆曲线和 BER 图。 |
| 5. | 分析结果并生成报告,确保符合 JEDEC 标准。 |
还可以启用所有数据信号并选择“Data Write”、“Data Read”、“AddCmd”以及“Ctrl”等模式,一次性完成全总线仿真,为不同的信号组生成报告并验证 LPDDR5X 设计。
结论
作为现代计算系统的重要组成部分,LPDDR5X 需要设计可靠、高性能的 LPDDR5X 系统并进行相关仿真。Cadence 的 Sigrity X Advanced SI 提供了一个全面的建模、仿真和信号完整性分析平台。按照本文所述步骤,设计人员可以设计出可靠、高性能的 LPDDR5X 系统并生成报告,确保设计符合 JEDEC 标准。
欢迎点击下方视频,掌握 Sigrity SystemSI 实战技巧,直击 DDR 设计痛点,让总线仿真分析一次到位!
温馨提醒:观看前可在视频下方设定图示调整画质至 1080p HD,以获得最佳观看体验
译文授权转载出处 (Graser 协同校阅)
长按识别 QRcode,关注「Cadence 楷登 PCB 及封装资源中心」
