當今的 IC 設計開發越來越複雜，特別像是 AI、5G、車用晶片等先進設計，使用的工具軟體數量和設計資料越來越多；而隨著 IP 的開發流程愈趨複雜，驗證與測試流程也勢必越趨嚴格。
再加上 2020 年一開始，全球即壟罩在新冠狀肺炎 (COVID-19) 疫情陰影之下，且正衝擊著各產業，而不可否認地，像辦公室這樣的群聚工作型態，再次受到嚴厲的考驗。
為因應日益嚴峻的全球疫情，許多高科技公司都紛紛宣布分區或在家工作。為何他們能這麼輕鬆地讓員工分區工作？設計資料要如何快速分享傳遞？大家不在辦公室一起工作，要如何合作無間如期完成專案？資料的安全性又該怎麼辦？
如同各國的防疫政策，將會主宰各國人民的生活和國家的命運一樣，公司的資料管理政策，也會深遠地影響公司的發展，本文將探討其應對之道。
IC 設計管理挑戰
現階段晶片設計的速度，已經漸漸趕不上半導體製程中邏輯閘數 (gate count) 增加的需求，從而對 ASIC 設計帶來相當大的影響。「閘數越多表示設計越複雜，所需要處理的資料就越龐大。」以 SoC 開發流程來看，短則 6-9 個月，長達 12-18 個月，才能完成一項設計；設計團隊動輒超過百人，尤其一些跨國的專案，必須由世界各地的團隊協同執行，所需處理的設計與測試資料都十分龐大，還必須隨時對應需求變更、資料同步以及資料安全等問題；如何有效地進行資料管理與團隊合作，儼然已成為一大課題。
再者，複雜的先進開發流程，如SoC設計，針對個別 IP 進行管理，才是最佳解。每一個 SoC 中都有多個子系統，子系統下有元件，而元件則是由眾多的 IP 所組成；事實上，如果我們也能將元件、子系統甚至整個 SoC 都視為一個又一個、大小不同的 IP，就能得到一個以 IP 為重心的階層式設計。這樣的架構下，每個 IP 與其子 IP 之間，都存在一個版本相依性的關係；因此，最佳的設計資料管理系統，必須要有能力記錄，並追蹤整個 IP 樹狀結構的相依性；唯有如此，才能真正提供可再用性 (reusability)。
以 IP 為重心的階層式設計：利用 1 個 IP 版號，即可管理其下所有元件版本的相依性。
如圖中 SoC@6 管理其下 IO Subsystem@4；
@4 則對應其下的 USB PHY@2 和 USB controller@3，以此類推。
業界推薦分享
全球領先 ASIC 設計大廠為解決此課題，選擇以 Perforce HelixCore 平台為核心的解決方案。HelixCore 採用伺服器架構，因此可以集中管理與追蹤所有的變更；此外，它以開發任務為主的版本管理方法，才能符合現代開發流程的需求。HelixCore 具備強大的分支 (branch) 與合併 (merge) 功能，擁有極優異的可追溯性與可擴充性，能大幅縮短資料處理時間，降低開發流程中的顯性成本與隱性成本，是迅速提升整體開發能量的特效藥。
Perforce HelixCore 平台是以任務為單位的版本管理系統，而非以檔案為單位；
其具備強大的分支 (branch) 與合併 (merge) 功能，並具有良好的可追溯性。
分區工作利器
HelixCore 完全支援分散式團隊，不論您被困在世界的任何一個角落，只要您能連接 Internet，您與團隊合作開發的能力，就像是坐在同一間辦公室一樣，毫不遜色；嚴謹的權限控管與傳輸加密技術，同時完美兼顧資料安全性。選擇 HelixCore 的公司，能輕鬆地宣布在家工作政策，不須要求員工冒著生命危險，也能將疫情對產能的衝擊降到最低。
特點
 |
主從式架構，資料集中管理。 |
|---|---|
|
可追溯包括人事時地物，所有資料變更的歷史。 |
|
具有業界最佳「分支與合併」功能 (branch and merge)。 |
|
可以利用分支來管理 IP |
|
支援所有檔案類型。 |
|
速度快且穩定。 |
|
高安全性：權限設定可限制進入點，管理嚴密卻容易維護。 |
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
