許多電子產品的創意都是從草圖開始，然後在 Visio 或 PowerPoint 中繪製圖表，最後再進入特定的 EDA 工具中進行設計。但是，這種方法使得純圖形工具繪製的圖與 EDA 工具的設計之間存在很大的脫節，由於沒有發生資料連結，所以在規範進行了更改後無法實現一致性和自動化。需求是前進的動力，Cadence® Allegro® System Capture 工具可將對 PCB 系統級設計的需求轉化為現實功能，不妨請 Cadence 的 Gary Hinde 來為大家稍作介紹。
圖 1：在設計週期早期查看裸板上的連接器，確保連接器的相容性和設計的正確方向
Q：System Capture 軟體是何時開發的？
System Capture 開發已有幾年，它是一個具有多個電路板、封裝、電纜以及纜束系統的硬體設計平臺。
Q：開發 System Capture 的最初原因是什麼？
我曾在 Cadence 擔任應用工程師及應用工程師主管，拜訪過歐洲各地為汽車、工業、軍事 / 航空航太、網路甚至方程式賽車設計 PCB 系統的客戶。這些客戶團隊在設計之初經常使用 PowerPoint 或 Visio 以捕捉全域，但是從來沒有與電氣系統及要求有任何聯繫。因此，我們開發了 System Capture 軟體，說明客戶自動化包含連接的圖形圖表，並將系統劃分為多個電路板。
圖 2：電子系統定義推動設計詳細實現
Q：System Capture 是否適用于任一電路圖或 PCB 佈局工具？
我們的 System Capture 工具目前僅支持 Cadence Allegro 和 OrCAD 工具。
Q：能否舉例說明 System Capture 的優勢？
假設我們有一個帶有射頻和數位的雙板系統。藉助 System Capture，我們可以將系統劃分為兩塊板，然後給每塊板分配不同的設計工程師以開展並行工作；此時由於兩個板之間的互連已率先輸入了 System Capture，因此即使在並行工作的情況下也可保持電路板之間的互連一致性。
Q：哪些工程師會使用這個工具？
這要取決於設計專案，典型的用戶有：系統架構師、硬體架構師、首席工程師、高級工程師、電子工程師、MCAD 使用者、PCB 設計師、信號完整性專家，甚至是製造工程師。
Q：這種新方法有助於緩解哪些問題？
它可以消除將兩個或多個電路板放在一起時產生的分歧或脫節現象：比如當管腳位置或管腳名稱發生變化時，該方法可以及時地捕捉到這些變化，並應用到統一的設計中去。系統級連接是自上而下的，而且在為每個電路板創建 PCB 佈局時，都會進行一致性檢查。
圖 3：識別並突出顯示系統連接不匹配的情況，方便使用者進行解決
Q：採用這種方法，工程師可以節約多少時間？
透過 System Capture 中已經定義的連接，我們可以將電路圖繪製期間的設計速度提高 2 倍至 5 倍。目前，電路圖頁面上放置去耦電容軌的速度可提高 10 倍。
Q：System Capture 可以支援什麼類型的模擬分析？
可使用 Sigrity™ 信號完整性工具進行信號完整性分析，Sigrity 電源完整性進行電源完整性分析。
譯文授權轉載出處 (映陽科技協同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
