最完整的零件库管理及线路图开发工具
Cadence® Allegro® Design Authoring 提供企业线路图设计方案，原理图的设计者可以快速，高效率的创建复杂的设计。它提供了高效率的功能，例如可以 Reuse 之前线路图使用的方块图模块或是局部功能的 Page 甚至到整份线路图。
以团队基础的开发为目的，Allegro Design Authoring 可以让原理图设计工程师和 PCB 布线工程师同步工作。用户可以从 Allegro Constraint Manager 设定和指定 physical 和 electrical 设计的规则。全流程的设计还包含 AMS Simulation 可针对 analog 及 digital 信号 function 仿真及 PCB SI 信号仿真分析，另外也能集成 FPGA 设计。
藉由 Project Manager 平台可以控管『线路图设计』、『PCB 布局走线』、『建立及维护零件库』
在 DE-HDL 中拥有 Project Manager 平台，此平台除了可以让 EE 工程师绘制线路图以外，PCB 布线工程师亦可由此平台开启 Layout tool，如需要建立线路图零件或是 PCB 包装也都能由此平台进入相关编辑。
拥有 Constraint Manager 平台
DE-HDL 中如何设定相关信号走线规则?
这时必须通过 Constraint Manager 设定，在 DE-HDL 里拥有和 Allegro X PCB Designer 一样的 Constraint Manager Function，工程师可以在这里面定义线宽、线距、线长、差分信号等等，再通过 Netlist File 直接带入 PCB 中，因为设定参数接口相同，所以带入 PCB 中可以降低规则设定出错的机率及节省整理规则表格和重复确认的时间。
Cadence® Allegro® Design Authoring 特点
1. | 提供线路图及 HDL/Verilog® 设计的输入。 |
|---|---|
2. | 可设定分配及管理高速信号的规则。 |
3. | 支持群组 Net、BUS 线、XNet 和差分信号。 |
4. | 强大完整的零件库建立与管理减少返工次数。 |
5. | 利用 Design Differences 可让线路图及 PCB 布线达到同步动作。 |
6. | 支持多位用户同时开发并有系统的版本控管。 |
7. | 集成操作简便的 SI 工具在 PCB 布线前的信号仿真及信号分析。 |
Schematic Editing
Allegro Design Authoring 是藉由互相合作设计的方式达到工作流程的最佳效率，一个设计可以被切分为一页或是一个方块图，分配给不同的工程师进行设计。工程师可以一起分工在不同的地方。这种分工设计的方式让 Allegro Design Authoring 在大型设计上提升非常高的效率，还提供了跨页对接标示可以简单的找到信号的链接，在 Allegro Design Authoring 或是 Allegro PCB Editor 任何一边如有变更的话可以进行合并和同步更新。
Customizable Rules Checking
Allegro Design Authoring 拥有 Rule Checker 真正全方位的线路检查，针对公司及您的项目上进行『电性属性』 、『设计规则』 、『属性名称』、『语法』 、『值』的正确性。此外它还能让您自定义检查规则并确保设计符合的需求。
Design Reuse with Module Design
大多数的设计都是由其他的设计或是 Reuse 现有的线路零件来完成的。Allegro Design Authoring 有多种 Reuse 方法，你可以选择最有效率的方式应用在设计上，以减少 Rework 的时间和降低错误。electrical constraints set 亦可重复利用。
Design Variants
在 Allegro Design Authoring 中可利用 Design Variants 的特色，在架构层面上你可以节省更多的时间和精神。
譬如：相同一份设计有时会因为不同机种或是不同地区的产品会需要选择哪些料该上件，如果每个机种或是每个地区皆要一份线路图，线路图会很多不易管理，如靠人工在 BOM 表中手动挑除，也容易造成不必要的疏失，此时可以利用 Design Variants 帮工程师避免这些问题。
Bill of Materials Generation
Allegro Design Authoring 提供 BOM 的产生，输出的 BOM 表格式有 ASCII 文本文件、表格式或 HTML，确保零件的列表可以精准的符合您的需求，您可以针对标准的线路或是有设定 Variants 的线路产生 BOM 表，Allegro Design Authoring 可以将电器属性的零件和非电器属性的零件结合在同一份 BOM 表中。
PCB Editor Integration
Allegro Design Authoring 和 Allegro PCB Editor 的集成使得整体的效率提高。前到后的整个流程可以自动将 Allegro PCB Editor 有 pin 或是零件对调的部份直接 Back Annotate 回线路图中。使用设计不同比对功能，可以比对现在线路图和目前 PCB 板的差异并可选择直接 update 线路图或是 PCB，达到两边版本的一致性。
Part Development
Allegro Design Authoring 流程还包含零件建立，可以新增和验证零件的数据。建立零件的平台提供了强大的功能组合，包含快速输入和运用资料建立，也可以定义 Power 和 Ground 脚是否需要显示在线路图上。
AMS Simulation
Allegro Design Authoring 集成了 Allegro AMS Simulator 210，可以设定仿真零件的规格，针对线路 function 信号仿真。也可以在线路图中和信号仿真的环境通过交叉比对快速的找出设计中的缺失。为 Allegro Design Authoring 的客户们，提供了一个可靠、低成本信号仿真验证流程方案。
High-Speed Design
集成了 Allegro Constraint Manager 可以快速且简单的产生线路的拓朴结构，加入 physical 和 electrical 规则让联机关系更可靠。拥有完善的 Constraint 设定，用户只须按照需求设定好布线的规则，节省了繁琐的人工检查时间，提高了工作效率！更能够定义最小线宽或线长等参数以符合当今高速电路板布线的种种需求。
Constraint Manger 中的设定会通过 Netlist 一起带到 Allegro PCB Editor 工作环境中，在摆零件及布线时依照规则处理及检查，而这些规则数据的经验值均可重复使用在相同性质的电路板设计上。
Concurrent Team Design
Team design authoring 可以让不同的设计者共同合作在阶层式定义的线路中，通过阶层式原理图进行分割去定义工程师成员，可以各自针对他们的 partition(s) 进行设计。
Allegro Design Authoring Team Design Option 提供团队的分配指派和通知被委任的工程师执行他们的设计开发，提供一个检视的平台可以看到每一个团队人员开发的状况，这样一个流程针对项目的时间性和加快设计之间的时间提供更多的灵活性。
PDF Publishing
Design Publisher Option 可以将线路图转换为带有属性的 PDF File 且保全单一档案图形的线路设计，这样一个 PDF File 使工程师可以直接 Review 线路上的属性和设计规则，也可以控制您希望输出的资料。
