全新 3D Workbench 解決方案橋接 PCB 設計與分析，
優化 PCB 設計成本與性能
全球電子設計創新領導廠商 Cadence 於日前宣佈發佈 Cadence® Sigrity™ 2018 版本，此版本包含最新的 3D 解決方案，幫助 PCB 設計團隊縮短設計週期的同時，實現設計成本和性能的最優化。 獨有的 3D 設計及分析環境，完美整合 Sigrity 工具與 Cadence Allegro® 技術，與當前市場上依賴於協力廠商建模工具的產品相比，Sigrity™ 2018 版本可提供效率更高、出錯率更低的解決方案，大幅度縮短設計週期的同時、降低設計失誤風險。 此外，全新的 3D Workbench 解決方案彌補了機械和電氣領域之間的隔閡，產品開發團隊自此能夠實現跨多板信號的快速精準分析。
由於大量高速信號會穿越 PCB 邊界，因此有效的信號完整性分析必須包括信號源、目標晶片、中間互連、以及包含連接器、電纜、插座等其它機械結構在內的返回路徑分析。傳統的分析技術為每個互連器件應用單獨的模型後，再將這些模型在電路模擬工具中級連在一起，然而，由於 3D 分開建模的特性，從 PCB 到連接器的轉換過程極易出錯。此外，由於 3D 分開建模很可能產生信號完整性問題，在高速設計中，設計人員也希望從連接器到 PCB、或插座到 PCB 的轉換過程可以得到優化。
Sigrity 2018 最新版可幫助設計人員全面了解其系統，並將設計及分析擴展應用到影響高速互連優化的方方面面：不僅包括封裝和電路板，還包括連接器和電纜領域。整合的 3D 設計及分析環境使 PCB 設計團隊能夠在 Sigrity 工具中實現 PCB 和 IC 封裝高速互連的優化，然後在 Allegro PCB、Allegro Package Designer 或 Allegro SiP Layout 中自動執行已優化的 PCB 和 IC 封裝互連，無需進行重新繪製。而直至今日，優化結果導回設計軟體的流程始終是一項容易出錯、需要仔細驗證的手動工作。透過自動化該流程，Sigrity 2018 最新版能夠降低設計出錯風險，免去設計人員花費數小時重新繪製和重新編輯工作的時間，更能避免在原型送到實驗室之後才發現錯誤而浪費掉數天的時間。這不僅大大減少了原型反覆運算次數，更透過避免設計返工和設計延期而為設計專案節省大量的資金。
Sigrity 2018 最新版中的全新 3D Workbench 解決方案橋接了機械器件和 PCB、IC 封裝的電子設計，從而將連接器、電纜、插座和 PCB 跳線作為同一模型，而無需再對板上的任何佈線進行重複計算。 對互聯模型實施分段處理，在信號更具 2D 特性且可預測的位置進行切斷。透過僅在必要時執行 3D 提取、對其餘結構則進行快速精準的 2D 混合求解器提取、再將所有互聯模型重新拼接起來的方式，設計人員可實現跨多板信號的高效精確的端到端通道分析。
此外，Sigrity 2018 最新版為場求解器（如 Sigrity PowerSI® 技術）提供了 Rigid-Flex 技術支援，可對經過硬性 PCB 材料到軟性材料的高速信號進行穩健的信號分析。設計 Rigid-Flex 產品的團隊現在可以運用以往僅限於硬性 PCB 設計的技術，在 PCB 製造和材料工藝不斷發展的同時，開創分析實踐的可持續性。
Lite-On SBG 研發主管 Andy Hsu 表示：
「在 Lite-On，我們的記憶體業務組（SBG）專注於固態磁片企業資料中心的產品設計。 在極其密集的設計中考慮信號和電源的完整性問題變得愈發重要，為了增強 2D layout 和 3D 連接器結構的整合，Lite-On SBG 採用了包括 Sigrity PowerSI 3D-EM 和 Sigrity 3D Workbench 在內的 Cadence 3D 解決方案，該方案可支援無縫使用 Cadence Allegro layout 和 Sigrity 提取工具，從而顯著縮短了我們的設計週期。我們的工程師因此可以實現更加精準高效的模擬，並設計出以客戶需求為導向的產品。」
Cadence 公司資深副總裁兼定制 IC 和 PCB 事業部總經理 Tom Beckley 表示：
「Sigrity 2018 最新版透過緊密整合 Cadence 多個產品團隊的技術，向前邁進了一大步，透過整合 Allegro 和 Sigrity 團隊的 3D 技術，我們不斷完善客戶的系統設計體驗，使客戶採取更全面的方法實現產品優化，不僅包括晶片、封裝和電路板的優化，更包括機械結構的優化。」
※ 維護期內的客戶現在即可至 Cadence Online Support 網站下載取得 Sigrity 2018 更新程式。
