技术博客 I DDR6 RAM：优势与挑战

本文要点 DDR6 RAM 是 目前DDR 迭代中的最新版本，最大的数据速率峰值超过 12000 MT/s。 在 DDR6 存储器接口中使用的导体和介电材料会影响高数据速率下的信号完整性。 D...

技术博客 I如何管理高密 HDI 过孔

本文要点： 高密互连 PCB 设计案例 用于 HDI 设计的过孔 使用设计规则进行有效过孔管 正如五金店里需要管理并陈列各种类型、公制、材质、长度、宽度和螺距等的钉子、螺丝类安装件，PCB 设...

全新约束管理规则汇入-GraserWARE New CM Import

化繁为简的Excel表格，套用PCB迭构、阻抗、线距的Constraint 约制 身为EE/Layout工程师的你，是否曾遇到以下困扰呢? 苦于逐条设置CM的 Physical、Differe...

设计层面图像式比对–GraserWARE Design Data Compare

敦众软件新开发了层面的图像式比对功能，让两个board file 可以比较在走线层的差异，并运用多样的动态DRC Walker，让用户可以针对差异处逐一的cross highlight去了解与确认两...

差动信号阻抗补偿 – GraserWARE Jog Route

是否有工具可以调整差动信号阻抗，且不用改变差动线路走线? 是否有什么实用小技巧可以修改差动信号的阻抗补偿? 能否针对整张线路设计一次修改，或只修改自选的差动对? 差动信号可以增加讯号传输距离...