

#### DESIGN COMPOSITION

- Complete design hierarchy support
- Simplified automatic generation of an HDL template
- Support of multi-sheet schematics
- User-configurable command bindkeys and label display
- Dynamic highlighting for easy design correction
- Automated interactive connection router
- User-configurable selection with filtering
- Comprehensive symbol creation and editing features
- User-configurable undo/redo levels
- Move, copy, stretch, rotate, and delete editing options
- Search and replace features
- Customizable tool environment using Cadence SKILL
- Online help using HTML formatted publications

#### DESIGN SIMULATION AND ANALYSIS

- Design exploration with sweeps, corners, and Monte Carlo statistics
- Creation of specifications directly from simulation results
- Specifications sheets to compare design to design, design to model, or process to process
- Projects can be shared among multiple users and sites
- Distributed processing
- Parallel analysis of multiple tests
- Creation and tracking of dependencies among tests
- Calculator, Ocean, MDL, and MATLAB measurement strategies
- Tests overview window with specification checking
- Integrated with Virtuoso Multi-Mode Simulation
- Cross-probing and annotation to schematics
- Integrated Wavescan waveform display and waveform calculator for sophisticated analysis
- Integral documentation creation

#### PHYSICAL IMPLEMENTATION

- Automated device editing, including abutment, pin permutation, folding, chaining, and cloning
- Menu-driven or programmable multipart path (MPP) feature for guard rings, slotting, etc.
- Design-rule-driven editing with real-time notification or enforcement of process rules
- Dynamic measurement
- Constraint-driven specification, management, and real-time notification or enforcement
- Automatic constraint- and design-rule- driven placement of pins, devices, cells, and blocks
- Advanced shape-based constraint- and design-rule- driven interactive routing
- ECO support
- Legacy non-connectivity design importing and connectivity mapping
- AssuraR physical verification support

#### DESIGN INPUTS

- OpenAccess data objects
- Cadence proprietary languages: Ocean and MDL
- SPICE netlists
- EDIF 2 0 0 netlist
- Circuit design language (CDL)
- SPICE
- VHDL IEEE 1076-1993
- Verilog IEEE1364
- SKILL
- STREAM format
- CDL and SPICE netlist format
- Verilog and VHDL AMS languages

#### DESIGN OUTPUTS (VIRTUOSO SCHEMATIC EDITOR XL)

- EDIF 2 0 0 netlist
- CDL
- SPICE
- OpenAccess
- SKILL
- STREAM format

#### DESIGN OUTPUTS (VIRTUOSO ANALOG DESIGN ENVIRONMENT XL)

- PSF waveform format
- SST2 waveform format
- Perl scripts

#### PLATFORM/OS

- Sun/Solaris
- HP-UX
- Linux
- IBM AIX

#### THIRD-PARTY SUPPORT

- Access to other third-party simulators from Synopsys, Mentor Graphics, Silvaco, Magma, Berkeley Design Associates, and in-house proprietary simulators are supported through the Virtuoso Analog Design Environment interface
- Supports MATLAB from Mathworks for additional measurements and visualization

#### VIRTUOSO CUSTOM DESIGN PLATFORM XL FEATURES

	Virtuoso Schematic Editor XL	Virtuoso Analog Design Environment XL	Virtuoso Layout Suite XL
New Common Cockpit	X	X	X
New Icon Style	X	X	X
Multi-Tab Support	X	X	X
Bookmarks & History	X	X	X
Updated Pulldown Menus	X	X	X
Window Config Support	X	X	X
World View Assistant	X		X
Search Assistant	X		X
Property Editor Assistant	X		X
Navigator Assistant	X		X
Constraint Browser	X		X
Design Explorer	X		X
Single Test-bench		X	
Simple Parametric Analysis		X	
Device Checking		X	
Global Variable Support		X	
Updated Wavescan		X	
New Calculator		X	
Simulation Support: Virtuoso			X
Multi-mode Simulation, HSPICE			X
Basic Polygon Editing			X
Q-Cells			X
DRD Editing			X
Constraint Browser			X
Search Assistant		X	
Property Editor Assistant		X	

# Cadence Virtuoso XL

## CUSTOM DESIGN PLATFORM

Cadence® Virtuoso® Custom Design Platform XL 系列是客製 IC 的進階平台，提供您在設計更高階產品的更好環境，包括的產品有 Virtuoso Schematic Editor XL、Virtuoso Analog Design Environment XL、Virtuoso Layout Suite XL。

#### VIRTUOSO SCHEMATIC EDITOR XL


提供進階功能能使得其效能達原 Virtuoso platform L 的五倍之多，使用者可利用其 design constraints 設計規範來串連整個設計，這些規範可讓使用者從線路圖端即宣告佈圖的重點和注意事項，如匹配性及對稱性等等。

#### VIRTUOSO ANALOG DESIGN ENVIRONMENT XL

Virtuoso 平台上最先進的設計和模擬環境，經由跨設計的物件指定及選取效果，可幫您建立一個快速且精確的設計驗證環境。


#### VIRTUOSO LAYOUT SUITE XL

Virtuoso 平台上最先進的客製佈局環境，提供了 constraint-driven 規範 - 管控及線路圖 - 管控的兩種實體佈局環境，讓您在設計數位、混和訊號及類比產品時的 device、cell 和 block 階都能有最好的規範可依循。




# Cadence Virtuoso XL

## CUSTOM DESIGN PLATFORM




### Virtuoso Schematic Editor XL

作為 Virtuoso 的前端平台，Virtuoso Schematic Editor XL 提供了客製 IC 設計輸入端的各種擴展功能，從業界標準語言（如 Verilog®、VHDL 和 C）所做的架構定義 architectural definition 到 transistor level 的最終結構定義，都能幫助工程師執行設計中的每個階段，利用 XL 階所介紹的 “design constraints” 概念，讓我們可以將設計的 “意念” 儲存在設計之中，若下一次設計有使用，可直接套用，減少其間的落差。



### Virtuoso Analog Design Environment XL

Virtuoso Analog Design Environment XL 可以在一個易用的工具中同時管理及驗證多個 design，並且在設計和驗證的流程中，所有線路可以對應到相應物件成功 / 失敗的狀態。另外，所有的 sweeps、corners、Monte Carlo 及量測都能被管理及儲存在一個位置中，以求快速準確的設計驗證。



### Virtuoso Layout Suite XL

作為 Virtuoso 的高階佈圖平台，Virtuoso Layout Suite XL 除了 L 階的基本 polygon 佈圖編輯功能之外，更針對 device、cell 及 block 來提供客制數位、混和訊號和類比設計等支援，也使得規範管控及設計管控的功能能夠與其他自動化的進階功能相結合，以加速客製零件編寫的速度，別忘了還有 parameterized cell (Pcell) 和 SKILL 可讓您在 device 的建立和編輯時更能得心應手。

#### 快速且精確的設計輸入環境

Virtuoso Schematic Editor XL 提供了許多快速且易用的設計輸入功能，除了 L 階的功能外，又增加了搜尋、屬性編輯查看和設計階層環境等其他功能，使得其工作效率可達 L 階的五倍快，XL 階的架構也可在網頁瀏覽器中設定選項工作區域或是建立新的指令來鏡射一般物件，有些進階的使用者甚至會用自建的快速鍵及物件化的彈出式視窗，對游標下的物件完成特定指令或選擇等動作。

#### 規格式的設計

通常規格需要多項測試，並經由結合測試規範與具體測量來加以確認，所以為了要加速設計的驗證，Virtuoso Analog Design Environment XL 將設計管理及規格輸入結合在同一個環境中，讓您可輕易地建立多種情況下的不同測試條件以驗證您的設計。當您建立之後，還能夠交叉應用於不同的設計群組中以建立對某特定設計的標準檢驗架構，而在 project 內，可選取所有的測試 sweeps、corners、scripts 和相關文件作驗證比對之用。

透過 test assistant 可查看單一專案的所有測試結果，如所有的波形、量測值和模擬檔的狀態都可以呈現出來，此外，還可以執行單一或多個測試，並能使用並行處理的選項讓整個模擬管理上更加有效率，除了標準 SPICE 及射頻模擬分析之外，Virtuoso Analog Design Environment XL 能支援在單一或多個測試中的 sweeps、corners 及 Monte Carlo 分析，並能將所有測試分析結果自動儲存作規格確認之用，Virtuoso 的 Multi-Mode Simulation 如同大多數其他工具的模擬技術一樣，可完全整合至標準操作環境中。

#### 連線管控式的功能加速設計的完成時效

Virtuoso Layout Suite XL 設立了工業標準，改變傳統的客製設計流程，設計者可經由 Virtuoso Schematic Editor XL 所定的連線關係，或是由外部如 CDL 或 SPICE 所載入的連線檔來執行即時的 LVS，用以檢驗其佈圖，也因此實現了 “correct-by-construction”的佈圖環境，提高生產力並減少驗證的時程。另外，也使得繁瑣的 DEVICE 建立、擺放和佈圖可以自動化，線路圖也可以跟實際佈圖之間的 instances 和 devices 互相查詢、highlight，並可快速找到未接的訊號等其他功能。


#### 規範管控及設計管控以提高生產力

Virtuoso Layout Suite XL 提供規範定義及管理環境，另外，設計規則的定義還可自動且即時地標示違反設計規則點，讓我們可以同時達到依規範管控佈圖及提高生產力，並減少佈圖錯誤點和驗證的時間，不論是傳統類比的 .25u 到最先進的 45 奈米製程的條件，所有 Device 建立、擺放、或自動 / 手動佈線，都會遵照規範內的 technology file 的規則定義。


#### 與其他 VIRTUOSO 平台工具的密切整合

上述的功能都整合在 Virtuoso 客製設計平台上，可以利用單一環境整合平台上的所有功能來建立分析及實現不同面向，如 ASICs、可程式 IC、MCM、數位 IC、類比 IC 及混和訊號 IC 的設計需求，VIRTUOSO 平台支援業界標準的 OpenAccess (OA) 資料庫及 Cadence SKILL 可程式語言，讓您可以自訂工作環境建立最佳的自有環境及流程。

Unified design constraint system -  
Addressing the communication challenge



Automated design environment -  
Access multiple simulators



Correct by construction layout -  
With assistance on demand

