新闻动态

Sigrity 2017 QIR1 高速结构优化流程 双向无缝链接 模拟分析更顺畅

Sigrity QIR1
 
Cadence近日推出Sigrity 2017 QIR1版本,新增及改善多项重要功能, 如,全新的高速结构优化流程(HSSO Workflow) 可与Allegro 联动以执行差动讯号贯孔结构分析、 新增负值电压的报告功能…等,帮助设计人员加速完成PCB电源及讯号完整性签核。

 
Power Integrity 增强亮点
     
PowerTree 技术
Fly lines 显示,更清楚讯号 nets 和零件 components 的电源关系
多重 VRMs 来源的 power net 显示
不同 power trees 比对显示更弹性、更便于查看其拓谱差异
AMM 零件库建立功能

Electrical / Thermal Analysis / 热分析
Multi-Board 案例其 VRMSense pin 设置可跨资料区块
新增负值电压的报告功能
Component Manager 中支持多重电源使用
自动启动离散组件进行热分析

 
   
Signal Integrity 增强亮点  
     
3D-EM Full-Wave HSSO Workflow
 全新高速结构优化流程 (HSSO Workflow) 可与 Allegro 动以执行差动讯号贯孔结构分析
Trace Coating
• 新增走线 coating 材质设定

SoC De-embedding Options
新增「去除冶具效应」功能

P9 OpenPOWER Compliance Kit
 自动查验如 NVLinkPCIe4 Xbus 接口的规格,以及比对 IBM 所给出 P9 系列的 MASK 规格
                                  

HSSO Flow


 维护期内的客户均可至
 Cadence Online Support 网站下载取得 Sigrity QIR1
软件程序

想知道更多 Sigrity 新功能及如何使用
欢迎
索取完整『Sigrity 2017 QIR 1 新功能说明文件』



 敦众软件保有文件提供与否之权利。

 

相关文章
PowerTree: PCB电源分配网络的数据存储和仿真平台
白皮书 | 使用基于团队协作的方法来进行PCB电源完整性分析以达到更好的效果
 

相关视频
PCB设计研发人员如何创建初始供电网络限制而无需具备专业电源完整性分析技能
PCB设计团队如何高效进行压降分析
如何在PCB设计团队内部共享供电网络设计分析